米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 データ転送制御装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−200180
公開日 平成7年(1995)8月4日
出願番号 特願平5−334349
出願日 平成5年(1993)12月28日
代理人 【弁理士】
【氏名又は名称】森本 義弘
発明者 石原 秀志 / 南光 孝彦 / 濱坂 浩史
要約 目的
高価なディスク装置を用いることなく大容量で高速なデータ転送を可能にする。

構成
複数のディスク装置と、転送すべきデータを格納するメモリを有し、ディスクインターフェース制御手段12a〜12cはディスク装置11a〜11cとのインターフェースの制御を行い、データ転送要求信号を出力し、ホストインターフェース制御手段14は上位置装置とのインターフェースの制御を行い、データ転送要求信号を出力し、メモリアクセス要求手段13a〜13cはこのデータ転送要求に応じてメモリ17に対するアドレス信号とアクセス要求信号を出力し、同一時に複数のアクセス要求が存在する場合はメモリアクセス制御手段16があらかじめ設定された優先順位に基づいて、メモリアクセスを許可するメモリアクセス要求手段を選択し、メモリのアクセスを時分割として各ディスク装置を並列に動作させることにより、高速なデータ転送が可能となる。
特許請求の範囲
【請求項1】 上位装置とデータの転送を行うものであり、複数のディスク装置と、前記複数のディスク装置と上位装置との間で転送すべきデータを格納するメモリと、前記複数のディスク装置とのインターフェースの制御を行い、データ転送要求信号を出力するディスクインターフェース制御手段と、前記ディスクインターフェース制御手段から出力されたデータ転送要求信号に応じて前記メモリに対するアドレス信号とアクセス要求信号を出力する第1のメモリアクセス要求手段と、上位装置とのインターフェースの制御を行い、データ転送要求信号を出力するホストインターフェース制御手段と、前記ホストインターフェース制御手段から出力されたデータ転送要求信号に応じて前記メモリに対するアドレス信号とアクセス要求信号を出力する第2のメモリアクセス要求手段と、前記第1のメモリアクセス要求手段と前記第2のメモリアクセス要求手段からのアクセス要求信号とアドレス信号を入力し、前記メモリと前記第1のメモリアクセス要求手段もしくは前記第2のメモリアクセス要求手段との間のデータの入出力を制御するとともに、同一時に複数のアクセス要求が存在する場合には設定された優先順位に基づいて前記第1のメモリアクセス要求手段もしくは前記第2のメモリアクセス要求手段のいずれかを選択するメモリアクセス制御手段を備えたことを特徴とするデータ転送制御装置。
【請求項2】 メモリのアドレス空間をブロック単位で分割し、第1のメモリアクセス要求手段と第2のメモリアクセス要求手段が、データの転送を開始するデータ転送開始信号を入力し、前記ブロックを選択するブロックアドレス信号をもとにブロック内のデータ転送を行い、ブロック内のデータ転送終了を示すデータ転送終了信号を出力するように構成され、前記ブロックを選択するブロックアドレス信号を生成し、前記第1のメモリアクセス要求手段と第2のメモリアクセス要求手段のそれぞれに前記データ転送開始信号を出力し、前記第1のメモリアクセス要求手段と第2のメモリアクセス要求手段から前記データ転送終了信号を入力し、前記第1のメモリアクセス要求手段と第2のメモリアクセス要求手段のそれぞれがデータ転送を行うように転送ブロックの管理を行う手段を設けたことを特徴とする請求項1記載のデータ転送制御装置。
【請求項3】 転送ブロックを管理する手段がタイマー機能を備え、第2のアクセス要求手段のブロック内のデータ転送があらかじめ設定したタイマー値以内の時間に終了した場合には、前記タイマー値に達した時点で、次に転送すべきブロックを示すブロックアドレスを出力するとともに、前記第2のメモリアクセス要求手段にデータ転送開始信号を出力するように構成されていることを特徴とする請求項2記載のデータ転送制御装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明はコンピュータなどの外部記憶装置に用いられる大容量のデータ転送を制御する装置に関するものである。
【0002】
【従来の技術】近年、コンピュータのデータ処理性能の向上にともない、プログラムやデータの大容量化が進み、周辺機器として大容量の外部記憶装置の開発が望まれている。このような要望に対し、入手可能なディスク装置を複数台用いることにより記憶容量の大容量化を実現する外部記憶装置の開発が行われている。
【0003】このような複数のディスク装置を用いた外部記憶装置において、記憶容量の大容量化だけでなくデータ転送の高速化を図る方法も提案されている。たとえば、複数のディスク装置の回転同期を制御するとともに、回転同期の位相を均等に分散させ、それぞれのディスク装置のリード/ライトの開始および終了のタイミングをずらすことにより、データバス上のデータ転送の競合を避けようとするものが提案されている。この従来の技術に関して図面を用いて説明する。
【0004】図14は従来の装置の構成図であり、141はホストコンピュータ、142は制御装置、143はデータバッファ、144は制御部、145はデータバス、146は制御バス、147はディスク装置、148は回転同期制御装置、149はデータ分割合成装置である。
【0005】図15はこの装置において、ディスク装置を3列に接続した場合のリード時のタイミングチャートを示したものである。この例においては各ディスク装置の回転同期の位相を120゜ずらしており、1列目のディスク装置がディスク媒体からデータをリードし、その後、データバッファへのデータ転送を行う。並行して2列目のディスク装置のリードを1列目のリードから120゜遅れて行われており、1列目のデータ転送を行った後、同じく120゜遅れて2列目のデータ転送を開始する。同様に3列目のディスク装置についてもデータのリードとデータ転送を行うものであり、回転同期の位相を均等に分散させることによりデータバスの使用区間の重複を避けるものである(特開平4−238527)。
【0006】さらに、近年CD(コンパクトディスク)の安価で大容量の性能が着目され、従来の音楽用途だけでなくコンピュータなどのデータディスクとしての利用が脚光を浴びている。すなわち、CDにプログラムや圧縮された動画データ、音声データを格納することにより、従来の磁気ディスクやフロッピーディスクでは成し得なかったマルチメディアやゲーム等の新しいアプリケーションの開発が盛んに行われている。
【0007】
【発明が解決しようとする課題】しかしながら、この従来の方法では各ディスク装置に対して、位相を均等にずらした同期回転を制御する装置が必要であり、さらに各ディスク装置として回転同期のための機能を備えた高価なディスク装置が必要があることから、装置が高価なものとなるという問題があった。
【0008】また、CDは一般に磁気ディスクに比較してデータ転送速度が遅く、CDを利用するアプリケーションを開発する場合には、そのデータ転送速度を考慮する必要がある。たとえばCDを利用するアプリケーションの開発過程において、順次作成されるデータを磁気ディスクに格納する場合には、データ確認の工程において磁気ディスクの高速なデータ転送速度では問題なく再生される動画や音声が、最終工程でCDにデータを格納した場合に、そのデータ転送速度の遅さから動画や音声が途切れるという場合がある。また、一度だけ書き込み可能なCDとその書き込み専用装置が近年市販されているが、膨大な量のデータ作成を要するアプリケーションの開発において、順次このような一度だけ書き込み可能なCDを用いたのではアプリケーション作成の費用が非常に高価なものとなってしまうという問題があった。
【0009】本発明は上記の問題を解決するもので、第1に高価なディスク装置を用いることなく大容量で高速なデータ転送が可能となるデータ転送制御装置を提供すること、第2に大容量でかつデータ転送速度の制限が要求される用途に対して安価なデータ転送制御装置を提供することを目的としている。
【0010】
【課題を解決するための手段】上記課題を解決するために、本発明のデータ転送制御装置は、複数のディスク装置と、前記複数のディスク装置と上位装置との間で転送すべきデータを格納するメモリと、前記複数のディスク装置とのインターフェースの制御を行い、データ転送要求信号を出力するディスクインターフェース制御手段と、前記ディスクインターフェース制御手段から出力されたデータ転送要求信号に応じて前記メモリに対するアドレス信号とアクセス要求信号を出力する第1のメモリアクセス要求手段と、上位装置とのインターフェースの制御を行い、データ転送要求信号を出力するホストインターフェース制御手段と、前記ホストインターフェース制御手段から出力されたデータ転送要求信号に応じて前記メモリに対するアドレス信号とアクセス要求信号を出力する第2のメモリアクセス要求手段と、前記第1のメモリアクセス要求手段と前記第2のメモリアクセス要求手段からのアクセス要求信号とアドレス信号を入力し、前記メモリと前記第1のメモリアクセス要求手段もしくは前記第2のメモリアクセス要求手段との間のデータの入出力を制御するとともに、同一時に複数のアクセス要求が存在する場合には設定された優先順位に基づいて前記第1のメモリアクセス要求手段もしくは前記第2のメモリアクセス要求手段のいずれかを選択するメモリアクセス制御手段を備えるものである。
【0011】また、本発明のデータ転送制御装置は、メモリのアドレス空間をブロック単位で分割し、第1のメモリアクセス要求手段と第2のメモリアクセス要求手段が、データの転送を開始するデータ転送開始信号を入力し、前記ブロックを選択するブロックアドレス信号をもとにブロック内のデータ転送を行い、ブロック内のデータ転送終了を示すデータ転送終了信号を出力するように構成され、さらに前記ブロックを選択するブロックアドレス信号を生成し、前記第1のメモリアクセス要求手段と第2のメモリアクセス要求手段のそれぞれに前記データ転送開始信号を出力し、前記第1のメモリアクセス要求手段と第2のメモリアクセス要求手段から前記データ転送終了信号を入力し、前記第1のメモリアクセス要求手段と第2のメモリアクセス要求手段のそれぞれがデータ転送を行うように転送ブロックの管理を行う手段を設けたことを特徴とするものである。
【0012】さらに、本発明のデータ転送制御装置は、転送ブロックを管理する手段がタイマー機能を備え、第2のアクセス要求手段のブロック内のデータ転送があらかじめ設定したタイマー値以内の時間に終了した場合には、前記タイマー値に達した時点で、次に転送すべきブロックを示すブロックアドレスを出力するとともに、前記第2のメモリアクセス要求手段にデータ転送開始信号を出力するように構成されていることを特徴とするものである。
【0013】
【作用】本発明のデータ転送制御装置は、各ディスク装置と上位装置との間のデータ転送をメモリを介して行うものであり、各ディスク装置からのデータ転送要求に応じて第1のメモリアクセス要求手段が、また上位装置からのデータ転送要求に応じて第2のメモリアクセス要求手段がそれぞれメモリに対するアクセスの要求を行い、同一時に複数のアクセス要求が存在する場合には、メモリアクセス制御手段があらかじめ設定された優先順位に基づいてメモリをアクセスさせるメモリアクセス要求手段を選択し、メモリのアクセスを時分割として各ディスクを並列に動作させることにより高速なデータ転送が可能となる。
【0014】また、本発明のデータ転送制御装置は、メモリのアドレス空間をブロック単位に分割し、第1のメモリアクセス要求手段と第2のメモリアクセス要求手段がブロック内のデータ転送を行い、転送ブロックを管理する手段が第1のメモリアクセス要求手段と第2のメモリアクセス要求手段がそれぞれ転送を行うべきブロックの選択と転送状況を管理することにより、高速でかつ信頼性の高いデータ転送の制御が可能となる。
【0015】さらに、本発明のデータ転送制御手段は、転送ブロックを管理する手段がタイマー機能を備え、このタイマー機能を用いてブロック単位で第2のメモリアクセス要求手段のデータ転送時間を制御することによりデータ転送速度を制限することが可能となる。
【0016】
【実施例】以下本発明の一実施例を図面に基づいて説明する。まず、大容量でかつ高速なデータ転送速度の実現を目的とした、本発明の第1の実施例に関して説明する。図1は第1の実施例のデータ転送制御装置のブロック構成図である。
【0017】11はディスク装置であり、本実施例ではSCSIインターフェースを備えた3台の磁気ディスク装置11a、11b、11cを用いた。12a、12b、12cは各ディスク装置11a、11b、11cのインターフェースを制御するディスクインターフェース制御手段であり、汎用のSCSIプロトコル制御用ICを用いた。
【0018】13a、13b、13cはディスクインターフェース制御手段12a、12b、12cのデータ転送要求に応じてアクセス要求信号を出力する第1のメモリアクセス要求手段であり、後述するメモリに対するアドレスを生成する機能も備えたものである。
【0019】14は本装置に対してデータ転送の要求を行う上位装置(たとえばホストコンピュータ装置)とのインターフェースを制御するホストインターフェース制御手段であり、本実施例では上位装置とのインターフェースをSCSIインターフェースとし、ディスクインターフェース制御手段12a、12b、12cと同様にSCSIプロトコル制御用ICを用いた。
【0020】15はホストインターフェース制御手段14のデータ転送要求に応じてアクセス要求信号を出力する第2のメモリアクセス要求手段であり、第1のメモリアクセス要求手段13a、13b、13cと同様にメモリに対するアドレスを生成する機能を備えたものである。
【0021】16は第1のメモリアクセス要求手段13a、13b、13cと第2のメモリアクセス要求手段15のアクセス要求に対して、設定された優先順位に基づいて各メモリアクセス要求手段からのアドレスを選択するとともに、メモリをアクセスする制御信号を生成するメモリアクセス制御手段である。
【0022】17はデータを一時的に格納するメモリであり、本実施例ではアクセスタイムが70nsecのSRAMを用いた。18はホストインターフェース制御手段14を介して本装置に入力される上位装置からのデータ転送要求のコマンドに応じて、ディスクインターフェース制御手段12a、12b、12cを介して各ディスク装置11a、11b、11cにコマンドを設定するとともに、メモリアクセス制御手段16に対してアクセスに関する優先順位を設定することにより装置全体の制御を行う装置制御手段であり、本実施例では汎用のCPUを用いた。
【0023】本実施例でディスクインターフェース制御手段12a、12b、12cとして用いたICは、内部に動作モードや転送データ数などを設定するレジスタを備え、SCSIデバイスとデータや制御信号の転送を行うSCSIバスと、SCSIバスで転送されるデータの入出力を行うようデータ転送要求信号BREQ、データ転送許可信号BACK、さらにデータBDATバスから成るデータ転送バスと、内部レジスタの入出力に関するバスを備えたものである。そして、SCSIバスは各ディスク装置11a、11b、11cと接続され、データ転送バスは第1のメモリアクセス要求手段13a、13b、13cと接続され、レジスタの入出力に関するバスはCPU18と接続される。そして、ディスクインターフェース制御手段12a、12b、12cはSCSIバスを介してバイト単位でデータの入出力が行われると、BREQ信号とBACK信号を用いたハンドシェイクを行い、BDATバスで第1のメモリアクセス要求手段13a、13b、13cとデータの転送を行う。
【0024】同様に、ホストインターフェース制御手段14のSCSIバスは上位装置と接続され、データ転送バス(BREQ、BACK、BDAT)は第2のメモリアクセス要求手段15と接続され、レジスタの入出力に関するバスはCPU18と接続され、SCSIバスを介してバイト単位でデータの入出力が行われると、BREQ信号とBACK信号を用いたハンドシェイクを行い、BDATバスで第2のメモリアクセス要求手段15とデータの転送を行う。
【0025】第1のメモリアクセス要求手段13a、13b、13c、および第2のメモリアクセス要求手段15は、それぞれメモリ17に対するアドレスXADDを生成するカウンタと双方向のデータラッチを備えており、それぞれディスクインターフェース制御手段12a、12b、12c、もしくはホストインターフェース制御手段15との間でBREQ信号とBACK信号を用いたハンドシェイクによりデータ転送を行うと、カウンタの値をインクリメントするとともに、メモリアクセス制御手段16とXREQ信号とXACK信号を用いたハンドシェイクを行い、XDATバスでデータの転送を行う。
【0026】上記のように構成される本実施例のデータ転送制御装置の動作を説明する。図2はメモリ17からデータを読み出し、ディスクインターフェース制御手段12a、12b、12cを介してディスク装置11a、11b、11cにデータを転送する場合のタイミングチャートであり、図3は逆にディスクインターフェース制御手段12a、12b、12cを介して本装置に入力されたデータをメモリ17に格納する場合のタイミングチャートである。
【0027】まず、図2を用いてディスク装置11a、11b、11cにデータを転送する場合に関して説明する。SCSIバス上でディスク装置からデータ転送要求がくるとディスクインターフェース制御手段12a、12b、12cはBREQ信号をアクティブ("H" レベル)にして第1のメモリアクセス要求手段13a、13b、13cに対してデータを要求する。第1のメモリアクセス要求手段13a、13b、13cはBREQ信号のアクティブを認識すると有効データをBDATバスに出力し、BACK信号をアクティブにすることによりデータを出力したことを示す。ディスクインターフェース制御手段12a、12b、12cはBACK信号のアクティブを認識するとBREQ信号をディスアクティブ("L" レベル)としてデータを受け取ったことを示し、次のデータの転送に備える。
【0028】一方、第1のメモリアクセス要求手段13a、13b、13cはBREQ信号のディスアクティブを認識すると、メモリ17上で次に転送すべきデータが格納されているアドレスXADDを出力するとともにXREQ信号をアクティブとしデータを要求する。XREQ信号のアクティブを認識したメモリアクセス制御手段16は、設定された優先順位に応じてアドレスを選択し、メモリ17に対するアクセスを行い有効データをXDATバスに出力し、XACK信号をアクティブにすることによりデータを出力したことを示す。
【0029】さらに、第1のメモリアクセス要求手段13a、13b、13cはXACK信号のアクティブを認識するとXREQ信号をディスアクティブにするとともに、BACK信号をディスアクティブにすることによりディスクインターフェース制御手段12a、12b、12cに対して次のデータの準備ができたことを示す。
【0030】上記のシーケンスでメモリ17に格納されているデータをSCSIバスを介して各ディスク装置11a、11b、11cに転送する。次に、図3を用いて本装置に入力されたデータをメモリ17に格納する場合の動作について説明する。
【0031】SCSIバスを介してディスク装置11a、11b、11cからデータが転送されるとディスクインターフェース制御手段12a、12b、12cはBDATバスに受け取ったデータを出力し、BREQ信号をアクティブ("H" レベル)にして第1のメモリアクセス要求手段13a、13b、13cに対してデータを出力したことを示す。第1のメモリアクセス要求手段13a、13b、13cはBREQ信号のアクティブを認識するとBDATバス上の有効データをラッチし、BACK信号をアクティブにすることによりデータを入力したことを示す。ディスクインターフェース制御手段12a、12b、12cはBACK信号のアクティブを認識するとBREQ信号をディスアクティブ("L" レベル)として次のデータの転送に備える。
【0032】一方、第1のメモリアクセス要求手段13a、13b、13cは受け取ったデータをXDATバス上に出力し、メモリ17上で次にデータを格納すべきアドレスをXADDバスに出力するとともにXREQ信号をアクティブとしデータ転送を要求する。XREQ信号のアクティブを認識したメモリアクセス制御手段16は、設定された優先順位に応じてアドレスを選択し、XDATバスから入力した有効データをメモリ17に格納し、XACK信号をアクティブにすることによりデータをメモリ17に格納したことを示す。
【0033】さらに、第1のメモリアクセス要求手段13a、13b、13cはXACK信号のアクティブを認識するとXREQ信号をディスアクティブにするとともに、BACK信号をディスアクティブにすることによりディスクインターフェース制御手段12a、12b、12cに対して次のデータの入力が可能なことを示す。
【0034】上記のシーケンスでSCSIバスを介して各ディスク装置11a 11b、11cから転送されたデータをメモリ17に格納する。以上、図2、図3を用いてSCSIバスを介してディスク装置11a 11b、11cからメモリアクセス制御手段16までのデータ転送の動作に関して説明したが、上位装置とのデータ転送もホストインターフェース制御手段14と第2のメモリアクセス制御手段15により同様に行われる。
【0035】次に、各ディスク装置11a、11b、11cの並列動作を可能とするメモリアクセス制御に関して説明する。本実施例ではメモリ17に対する複数のアクセス要求を時分割処理により、動作上問題の無いレベルで並列処理を行う。また、本実施例ではアクセスタイムが70nsecのSRAMをメモリ17として用いており、第1のメモリアクセス要求手段13a、13b、13c、第2のメモリアクセス要求手段15からのアクセス要求信号XREQとアクセス許可信号XACKのハンドシェイクに要する時間を含めて100nsecごとのサイクルに分割し、サイクル単位の時分割によりメモリアクセスを制御する構成としている。また、同一サイクルで複数のアクセス要求があった場合には、メモリアクセス制御手段16が設定された優先順位に応じてメモリ17に対するアクセスを選択する。上位装置からデータが転送されて各ディスク装置11a 11b、11cに書き込む場合のメモリアクセスに関するタイミングチャートを図4に、各ディスク装置11a、11b、11cからデータを読み出して上位装置に転送する場合のメモリアクセスに関するタイミングチャートを図5にそれぞれ示す。
【0036】本実施例では、上位装置からデータが転送されて各ディスク装置11a、11b、11cに書き込む場合、ホストインターフェースに関するアクセス要求の優先順位を各ディスク装置の転送に関するアクセス要求の優先順位より上位に設定している。この設定により図4に示すように、アクセスが競合しないサイクルではアクセスを要求したディスク装置、もしくはホストインターフェースに関するメモリアクセスが行われ、アクセスが競合するサイクルではホストインターフェースに関するアクセスを優先して行い、競合したディスク装置の転送に関するアクセスは次のサイクルで実施される。
【0037】逆に各ディスク装置11a、11b、11cからデータを読み出して上位装置に転送する場合では、各ディスク装置の転送に関するアクセス要求の優先順位をホストインターフェースに関するアクセス要求の優先順位より上位に設定する。この設定により図5に示すようにアクセスが競合したサイクルではディスク装置の転送に関するアクセスを優先して行い、ホストインターフェースに関するアクセスは次のサイクルで実施される。
【0038】また、本実施例では上位装置との間で転送されるデータを2KB(2048バイト)ごとのブロックに分割し、ブロック単位で各ディスク装置にデータを分散させて格納する構成とした。上位装置とのデータ転送と各ディスク装置に格納されるデータの関係を図6に示す。図6の61はホストインターフェース制御手段14を介して上位装置と本装置の間で転送されるデータを示したもので、62、63、64はディスクインターフェース制御手段12a、12b、12cを介して各ディスク装置11a、11b、11cにそれぞれ格納されるデータを示したものである。すなわち、本実施例では上位装置との間で転送されるデータを各ディスク装置11a、11b、11cにブロック単位に分散して格納する。また、上位装置にデータを転送する場合には、各ディスク装置11a、11b、11cからブロック単位で読み出したデータの転送順序を管理して、上位装置に転送するものである。
【0039】以上、本実施例の装置構成とその動作について説明した。次に、上位装置と各ディスク装置の転送処理の関係について説明する。各ディスク装置11a、11b、11cに関する転送処理と上位装置との転送処理の関係を図7に示す。同図(a)は上位装置から転送されたデータを各ディスク装置に格納する場合であり、同図(b)は各ディスク装置から読み出したデータを上位装置に転送する場合で、それぞれ各2.048msecサイクルに転送処理されるブロックを示した。本実施例で用いたディスク装置11a、11b、11cは、それぞれ1MByte/secの転送能力を有しており、1ブロック(2048バイト)の転送処理にかかる時間は2.048msecであり、3台のディスク装置の並列動作により、本装置と上位装置との間で、この2.048msecの間に3ブロック分のデータ転送が可能となる。
【0040】図7に示したように、本実施例ではメモリのサイクルタイムに関する時分割処理により、各ディスク装置11a、11b、11cの並列動作を可能とし、各ディスク装置11a、11b、11cが1ブロックの転送処理を行う時間に、ホストインターフェースでは3ブロックの転送処理が可能となり、各ディスク装置の3倍の転送レートが可能となった。
【0041】次に本発明の第2の実施例に関して説明する。本発明の第2の実施例はメモリをブロックに分割し、各ブロックの選択および各ブロック単位のデータ転送を行う転送ブロックの管理はCPUが行うものである。図8は第2の実施例のデータ転送制御装置のブロック構成図を示したものである。その構成は第1の実施例とほぼ同様であるが、第1のメモリアクセス要求手段83a、83b、83c、および第2のメモリアクセス要求手段85にCPU88のI/Oポートを含め、それぞれのメモリアクセス要求手段が転送するブロックのブロックアドレスをCPU88が設定するとともに、ブロック内の転送処理の終了をCPU88が検知することにより、各ブロックの選択および各ブロック単位のデータ転送をCPU88が管理するものである。また、本実施例ではメモリ87として容量が32KBのSRAMを用い、1ブロックの容量を2KBとし、16のブロックを備えるものとした。
【0042】第1のメモリアクセス要求手段83a、83b、83c、第2のメモリアクセス要求手段85共通の内部のブロック構成図を図9に示す。91はシーケンサであり、ディスクインターフェース制御手段82a、82b、82c、ホストインターフェース手段84とのBREQ信号、BACK信号を用いたハンドシェイク、メモリアクセス制御手段86とのXREQ信号、XACK信号を用いたハンドシェイク、カウンタに対するクロック供給、さらにカウンタの出力XADD[10..0] を入力し、ページ内の転送処理の終了を判断し、終了の場合にI/Oに対してEND信号を出力する機能を備えている。
【0043】92は双方向のデータラッチであり、ディスクインターフェース制御手段82a、82b、82c、もしくはホストインターフェース手段84とメモリアクセス制御手段86との間で転送されるデータをラッチする。
【0044】93はカウンタであり、シーケンサ91から与えられるクロックに応じてカウントアップし、ブロック内のアドレスXADD[10..0] を出力する。94はCPU88のI/Oであり、ブロックを選択するブロックアドレスXADD[ 14..11] の出力ポート、シーケンサ91に動作の開始を指示するSTART信号の出力ポート、ブロック内の転送処理の終了を読みとるEND信号の入力ポートからなる。
【0045】上記の構成で、第1のメモリアクセス要求手段83a、83b、83c、第2のメモリアクセス要求手段85は、それぞれブロック内の転送に関する処理機能を備えるものである。また、第1のメモリアクセス要求手段83a、83b、83c、第2のメモリアクセス要求手段85内に備えられたI/O94の入出力ポートを通じてブロック単位の転送の制御をCPU88が行う。
【0046】次に本実施例のデータ転送に関するCPU88の処理を説明する。上位装置から本装置にデータを転送し、各ディスク装置に格納する場合のフローチャートを図10に、各ディスク装置からデータを読み出し、上位装置にデータを転送する場合のフローチャートを図11にそれぞれ示す。
【0047】上位装置からホストインターフェース制御手段84を介して本装置にデータライトのコマンドが設定されると、CPU88は図10に示したサブルーチンに分岐し、まずS101でコマンドに応じて、ホストインターフェース制御手段84とディスクインターフェース制御手段82a、82b、82cにデータ転送のためのパラメータを設定する。
【0048】S102で第2のメモリアクセス要求手段85のI/Oポートを介してホストインターフェース側のブロックアドレスを設定し、START信号によりメモリ87へのブロック内の転送を開始させる。
【0049】S103では第2のメモリアクセス要求手段85のI/OポートのEND信号をポーリングすることにより、S102で設定したブロックの転送終了を待機する。
【0050】転送が終了した場合にはS104で第2のメモリアクセス要求手段85に対して、次に転送すべきブロックアドレスを設定し、同様にブロック内の転送を開始させる。
【0051】S105では第1のメモリアクセス要求手段に、S103で上位装置からの転送を終えたブロックのブロックアドレスを設定し、ディスク装置への転送を開始させる。
【0052】S106では第2のメモリアクセス要求手段85、S107では第1のメモリアクセス要求手段のI/OポートのEND信号をポーリングし、転送終了を判断する。
【0053】S107で第1のメモリアクセス要求手段のブロックの転送終了を判断すると、S108で第1のメモリアクセス要求手段に次のブロックを転送させても良いかを判断する。すなわち、第2のメモリアクセス要求手段が現在転送しているブロックアドレスから、第1のメモリアクセス要求手段が次に転送すべきブロックアドレスのデータが既にメモリ87に格納されているかを判断する。既に格納されていれば、次のブロックの転送が可能な場合であり、S109で次の転送を開始して、S106に分岐する。しかし、格納されていなければ、次のブロックの転送ができない場合であることから、S110で第2のメモリアクセス要求手段の転送終了を待機し、S111で第2のメモリアクセスに対して次のブロックの転送を開始させて、同様にS106に分岐する。
【0054】また、S106で第2のメモリアクセス要求手段のブロックの転送を判断すると、S112に分岐し、上位装置からのデータ転送が全て終了したかを判断し、全ての転送を終了していない場合にはS113に分岐する。
【0055】S113では第2のメモリアクセス要求手段に次のブロックを転送させても良いかを判断する。すなわち、第1のメモリアクセス要求手段が現在転送しているブロックアドレスから、ディスク装置に転送を終了していないブロックに対して上位装置からのデータをオーバーライトしないかを判断する。オーバーライトされない場合にはS114で次の転送を開始させ、S106に分岐する。しかし、オーバーライトされる場合には、S115で第1のメモリアクセス要求手段の転送終了を待機し、S116で第1のメモリアクセス要求手段に対して次のブロックの転送を開始させて、同様にS106に分岐する。
【0056】そして、S112で上位装置からの転送が全て終了したことを判断すると、S117からS119のステップでメモリ87に格納されているデータを全てディスク装置に格納する処理を行い、サブルーチンを終了する。
【0057】上位装置からデータリードのコマンドが設定された場合にはCPU88は図11に示したサブルーチンに分岐する。図11に示したサブルーチンはデータの転送元がディスク装置であり、転送先が上位装置であることから第1のメモリアクセス要求手段と第2のメモリアクセス要求手段の立場が入れ替わるものの、図10に示したサブルーチンとほぼ同様の処理を行うものである。
【0058】以上説明したように、本実施例のデータ転送制御装置は上記の構成とCPU88の処理内容により、ブロック単位の転送に関する管理をCPU88が行うことから、たとえば回転待ちやヘッドのシークに起因して、ディスク装置が期待する時間内にデータ転送が終了しない場合や、上位装置側のトラブルによりデータ転送に時間がかかる場合にもデータ転送の順序を乱すことなく信頼性の高いデータ転送の制御が可能となるとともに、上記のようなトラブルが無い場合には第1の実施例と同様の高速なデータ転送が可能となった。
【0059】次に、本発明の第3の実施例として大容量とデータ転送速度の制限を可能とするデータ転送制御装置に関して説明する。本実施例の装置の構成は第2の実施例で用いたデータ転送制御装置と同様であるが、CPU88としてタイマー機能を備えたものを用いた。また、CPU88が実行するプログラムに関してタイマー機能を用いて1部変更を加えた。
【0060】変更された部分のフローチャートを図12に示す。同図(a)は図10のS102、図11のS205を変更した処理を示すフローチャートである。S301ではS102、S205と同様に第2のメモリアクセス要求手段に対してブロックアドレスを設定し、転送動作の開始を行っているが、S302で転送速度を制限するためのタイマーの動作を開始させている。また、同図(b)は図10のS111、S114、図11のS209、S216、S219を変更した処理を示すフローチャートである。S401では次のブロックの転送を開始する前に、設定されたタイマーの値に関してタイマー終了を判断し、終了していない場合にはデータ転送速度が要求される制限を越えていることから、タイマー終了を待機する。そして、S402で第2のメモリアクセス要求手段に対してブロックアドレスを設定し、転送動作の開始を行い、S403でS302と同様に次にブロックの転送速度を制限するためのタイマーの動作を開始させるものである。また、本実施例では上位装置へのデータ転送速度を2MByte/secとするよう各ブロックの転送でのタイマーの値を1.024msec相当とした。
【0061】本実施例において、各ディスク装置81a、81b、81cからデータを読み出して上位装置に転送する場合の転送処理の関係を図13に示す。図13に示すように各ディスク装置81a、81b、81cからのブロック単位でのデータの読み出し処理は2.048msecで終了しているのに対して、上位装置へは3ブロック(6144バイト)の転送に3.072msec要しており、2MByte/secの転送速度が実現可能となった。
【0062】なお、本実施例ではディスク装置を3台用いる構成としたが、要求されるデータ転送速度が1台のディスク装置より低速の場合にはディスクインターフェース制御手段と第1のメモリアクセス要求手段を複数用いなくとも、SCSIバス上に複数のディスク装置をディジーチェーンで接続することにより要求される大容量も含めて実現することが可能である。また、要求されるデータ転送速度が1台のディスク装置より高速の場合には、並列動作により要求される速度以上の転送速度を実現することが可能な最低限の台数分のディスクインターフェース制御手段と第1のメモリアクセス要求手段を用いて、タイマー機能により転送速度を制限することが可能となる。
【0063】さらに、本実施例ではブロックの容量を2KByteとしたが、本発明はブロックの容量に限定されるものではなく、ブロックの容量をより小さくすることにより、さらに高精度にデータ転送速度の制限を実現することが可能となる。
【0064】
【発明の効果】以上のように、本発明のデータ転送制御装置によれば、メモリのアクセスを時分割で行うことにより各ディスク装置を並列に動作させ、各ディスク装置が1ブロックの転送処理を行う時間に、ホストインターフェースではディスク装置の台数分のブロックの転送処理が可能となることから、ディスク装置の台数に比例した高速なデータ転送速度を実現することが可能となる。
【0065】また、大容量で高速な転送速度を実現するとともに、ブロック単位で転送に関する制御を行うことから、たとえば回転待ちやヘッドのシークに起因して、各ディスク装置が期待する時間内にデータ転送が終了しない場合や、上位装置側のトラブルによりデータ転送に時間がかかる場合にもデータ転送の順序を乱すことなく信頼性の高いデータ転送の制御が可能となる。
【0066】さらに、タイマー機能を用いて上位装置へのデータ転送時間をブロック単位で管理することにより、大容量と要求されるデータ転送速度の制限を満足することが可能となった。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013