Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
自動利得制御増幅回路 - 松下電器産業株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 自動利得制御増幅回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−193765
公開日 平成7年(1995)7月28日
出願番号 特願平5−333383
出願日 平成5年(1993)12月27日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 小森 浩 / 大久保 冬樹
要約 目的
本発明は、簡素な回路規模で集積化を容易にすることができる自動利得制御増幅回路を提供することを目的とする。

構成
入力信号u0,-u0の強度により制御電圧V1を変化させ得るところの制御回路16を設けたことにより、トランジスタQ1,Q2などからなる差動型の利得制御増幅回路の利得を自動的に制御できる構成をとっている。
特許請求の範囲
【請求項1】 差動回路を形成する第1、第2のトランジスタと、上記第1のトランジスタのコレクタにエミッタが接続された第3、第4のトランジスタと、上記第2のトランジスタのコレクタにエミッタが接続された第5、第6のトランジスタと、上記第1のトランジスタのベースに接続された第1の入力端子と、上記第2のトランジスタのベースに接続された第2の入力端子と、上記第3及び第5のトランジスタの各コレクタに接続された第1の差動増幅用出力端子と、上記第4及び第6のトランジスタの各コレクタに接続された第2の差動増幅用出力端子とを備えた自動利得制御増幅回路において、コレクタ及びエミッタが各々共通に接続され且つ上記第1及び第2の入力端子がそれぞれベースに接続された第7、第8のトランジスタと、上記第7、第8のトランジスタのエミッタにエミッタが接続された第9のトランジスタと、上記第7、第8のトランジスタのコレクタ又は上記第9のトランジスタのコレクタのいずれか一方に接続された第1の制御電圧用出力端子と、上記第1の制御電圧用出力端子と接地間に接続されたコンデンサと、第2の制御電圧用出力端子を有し、上記第1の制御電圧用出力端子には第1の制御電圧が発生し、上記第2の制御電圧用出力端子には第2の制御電圧が発生し、上記第1、第2の入力端子に入力される信号強度の変化により上記第1、第2の制御電圧のうち一方の値が他方の値を越えない範囲で第1の制御電圧が変化する制御回路を更に備え、上記第3及び第6のトランジスタのベースに上記第1の制御電圧が付与され、上記第4及び第5のトランジスタのベースに上記第2の制御電圧が付与されることによって、上記第1、第2の差動増幅用出力端子に、それぞれ利得制御された第1、第2の出力電圧が発生することを特徴とした自動利得制御増幅回路。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、信号強度を自動的に制御することのできる自動利得制御増幅回路に関するものである。
【0002】
【従来の技術】従来から自動利得制御増幅回路は、利得を変化させることによって広範囲の入力信号強度に対し一定の特性を維持するために用いられており、一般に、図2に示す構成を有している。
【0003】入力端子1より入力された信号は利得制御増幅回路2により増幅され、出力端子3より出力されると共に、信号強度検波回路4へも分岐される。信号強度検波回路4は信号強度に応じた直流電圧を発生し、利得制御増幅回路2の利得を制御する。上記の構成によって、入力信号の強度が変化しても出力信号強度は一定に保たれる。
【0004】次に、上記利得制御増幅回路2についてより詳細に説明する。具体例を図3に示す。図3において、5は入力端子、Q1,Q2はエミッタが抵抗R3を介して接続され差動回路を構成するトランジスタ、I1,I2は定電流源、R1,R2はバイアス用抵抗、E1はバイアス用定電圧源、Q3,Q4はトランジスタQ1のコレクタにエミッタが接続されたトランジスタ、Q5,Q6はトランジスタQ2のコレクタにエミッタが接続されたトランジスタ、6はトランジスタQ3,Q5のコレクタに接続され出力電圧u1を出力する差動増幅用出力端子、7はトランジスタQ4,Q6のコレクタに接続され出力電圧u2を出力する差動増幅用出力端子、R4,R5は負荷抵抗である。変換回路9は、前記信号強度検波回路4からの直流電圧V0が印加される制御端子8と制御電圧用出力端子10,11を有している。制御電圧用出力端子10はトランジスタQ3,Q6のベースに制御電圧V1を出力し、制御電圧用出力端子11はトランジスタQ4,Q5のベースに制御電圧V2を出力する。トランジスタQ7,Q8と抵抗R7,R8により差動回路が形成され、トランジスタQ7のコレクタはダイオードD2と抵抗R6を介して定電圧源VCCに接続されると共に制御電圧用出力端子10に接続され、トランジスタQ8のコレクタは抵抗R6を介して定電圧源VCCに接続されている。トランジスタQ7のベースには定電圧源E2が接続され、トランジスタQ8のベースには制御端子8が接続されている。制御電圧用出力端子11はダイオードD1と抵抗R6を介して定電圧源VCCに接続されている。I3,I4は定電流源である。
【0005】以下の説明では、定電流源I1,I2,I3,I4の電流値をi1,i2,i3,i4、定電圧源E1,E2,VCCの電圧値をe1,e2,vcc、抵抗R1,R2,R3,R4,R5,R6,R7,R8の抵抗値をr1,r2,r3,r4,r5,r6,r7,r8と表記することとする。
【0006】ここで、【0007】
【数1】

【0008】
【数2】

【0009】
【数3】

【0010】
【数4】

【0011】
【数5】

【0012】の関係がある。以上のように構成された利得制御増幅回路について、以下その動作を説明する。なお、それぞれのトランジスタのエミッタ接地電流増幅率hFEは無限大とする。まず、変換回路9において、直流電圧V0によって制御電圧V1,V2が如何に変化するかを説明する。
【0013】
【数6】

【0014】のとき、ダイオードD1,D2での電圧降下が等しく【0015】
【数7】

【0016】となる。一方、【0017】
【数8】

【0018】のとき、【0019】
【数9】

【0020】となる。
【0021】
【数10】

【0022】の範囲では、【0023】
【数11】

【0024】となる。次に、出力電圧u1,u2について説明する。入力端子5に小信号交流電圧u0が入力されると、トランジスタQ1,Q2のコレクタに流れる小信号交流電流j1,j2は【0025】
【数12】

【0026】
【数13】

【0027】となる。ここで、制御電圧V1,V2の大きさによって場合分けして考える。まず、(数7)の場合には、トランジスタQ3,Q5のコレクタに流れる小信号交流電流j3,j5は【0028】
【数14】

【0029】
【数15】

【0030】となり、負荷抵抗R4には小信号交流電流が流れないので出力電圧u1は【0031】
【数16】

【0032】となる。同様に、出力電圧u2も【0033】
【数17】

【0034】となる。一方、(数9)の場合、【0035】
【数18】

【0036】
【数19】

【0037】となり、負荷抵抗R4にはj1の小信号交流電流が流れるので、出力電圧u1は【0038】
【数20】

【0039】となる。同様に、出力電圧u2は【0040】
【数21】

【0041】となる。次に、(数11)の場合には、出力電圧u1,u2は上記の中間値をとる。以上のようにして、図3に示す利得制御増幅回路の出力電圧u1,u2は、制御端子8に印加される直流電圧V0の値によって変化する。
【0042】次に、前記信号強度検波回路4の具体例を図4をもとに説明する。12,13は利得制御増幅回路の出力電圧が入力される検波用入力端子であり、トランジスタQ9,Q10のベースにそれぞれ接続されている。トランジスタQ9,Q10のコレクタは定電圧源VCCに接続され、エミッタは定電流源I5,コンデンサC2に接続されている。検波用入力端子12,13から入力された信号はトランジスタQ9,Q10でピーク検波され、信号強度に応じた直流電圧VPがトランジスタQ9,Q10のエミッタに発生する。14はコンパレータであり、直流電圧VPの値に応じて検波用出力端子15から直流電圧V0を出力する。直流電圧VPが定電圧源E3の電圧値e3より低くなるにつれ直流電圧V0は高くなり、直流電圧VPが定電圧源E3の電圧値e3より高くなるにつれ直流電圧V0は低くなる。
【0043】
【発明が解決しようとする課題】しかしながら上記従来の構成では、利得制御増幅回路2の利得を自動的に制御するために、出力電圧の大きさを検出する信号強度検波回路4を必要としていたので、回路規模の増大を招くという問題点を有していた。
【0044】そこで本発明は、簡素な回路規模で集積化を容易にすることができる自動利得制御増幅回路を提供することを目的とする。
【0045】
【課題を解決するための手段】この問題を解決するために本発明は、差動回路を形成する第1,第2のトランジスタと、上記第1のトランジスタのコレクタにエミッタが接続された第3,第4のトランジスタと、上記第2のトランジスタのコレクタにエミッタが接続された第5,第6のトランジスタと、上記第1のトランジスタのベースに接続された第1の入力端子と、上記第2のトランジスタのベースに接続された第2の入力端子と、上記第3及び第5のトランジスタの各コレクタに接続された第1の差動増幅用出力端子と、上記第4及び第6のトランジスタの各コレクタに接続された第2の差動増幅用出力端子とを備えた自動利得制御増幅回路において、コレクタ及びエミッタが各々共通に接続され且つ上記第1及び第2の入力端子がそれぞれベースに接続された第7,第8のトランジスタと、上記第7,第8のトランジスタのエミッタにエミッタが接続された第9のトランジスタと、上記第7,第8のトランジスタのコレクタ或いは上記第9のトランジスタのコレクタのいずれか一方に接続された第1の制御電圧用出力端子と、上記第1の制御電圧用出力端子と接地間に接続されたコンデンサと、第2の制御電圧用出力端子を有し、上記第1の制御電圧用出力端子には第1の制御電圧が発生し、上記第2の制御電圧用出力端子には第2の制御電圧が発生し、上記第1,第2の入力端子に入力される信号強度の変化により上記第1,第2の制御電圧のうち一方の値が他方の値を越えない範囲で第1の制御電圧が変化する制御回路を更に備え、上記第3及び第6のトランジスタのベースに第1の制御電圧が付与され、上記第4及び第5のトランジスタのベースに第2の制御電圧が付与されることによって、上記第1,第2の差動増幅用出力端子に、それぞれ利得制御された第1,第2の出力電圧を発生させるという構成を有している。
【0046】
【作用】この構成によって、入力端子から入力される信号の強度に応じて第1の制御電圧が変化することにより、利得が自動的に制御されるので、出力電圧の大きさを検出する信号強度検波回路を必要としないため、簡素な回路規模で自動利得制御増幅回路を実現することができる。
【0047】
【実施例】以下、図1によって、本発明の一実施例を説明する。従来例と同一部分は同一符号を記して説明する。
【0048】図1において、16は制御回路であり、制御回路16以外の差動増幅回路部分は図3における従来例と同一構成である。5−1,5−2は入力端子であり、互いに逆相の小信号交流電圧u0,-u0が入力される。制御回路16において、トランジスタQ11,Q12,Q13と抵抗R13,R14,R15は差動回路を形成し、トランジスタQ11,Q12のコレクタは抵抗R11,R10を介して定電圧源VCCに接続されると共に制御電圧用出力端子10に接続されている。制御電圧用出力端子10と接地間にはコンデンサC3が接続されている。トランジスタQ11のベースは入力端子5−1に接続され、トランジスタQ12のベースは入力端子5−2に接続されている。トランジスタQ13のコレクタは抵抗R12,R10を介して定電圧源VCCに接続され、トランジスタQ13のベースは定電圧源E4に接続されている。制御電圧用出力端子11は抵抗R9を介して定電圧源VCCに接続されている。I6,I7は定電流源である。
【0049】以下の説明では、定電流源I6,I7の電流値をi6,i7、定電圧源E4の電圧値をe4、抵抗R9,R10,R11,R12,R13,R14,R15の抵抗値をr9,r10,r11,r12,r13,r14,r15と表記することとする。
【0050】
【数22】

【0051】
【数23】

【0052】
【数24】

【0053】の関係がある。以上のように構成された自動利得制御増幅回路について、以下その動作を説明する。入力端子5−1,5−2に信号が入力されない場合は、トランジスタQ11,Q12,Q13のベースが同電位となり、コレクタ電流がそれぞれ等しくなる。したがって、抵抗R11,R12にはそれぞれ【0054】
【数25】

【0055】
【数26】

【0056】の電流が流れる。このとき制御電圧V1,V2の関係は【0057】
【数27】

【0058】
【数28】

【0059】
【数29】

【0060】となり、V1-V2は正の値をとる。次に、入力端子5−1,5−2に互いに逆相の小信号交流電圧u0,-u0が入力された場合は、トランジスタQ11,Q12のコレクタに小信号交流電流j11,j12が流れその合成電流j11+j12が抵抗R11に重畳される。すなわち、R11に流れる電流は【0061】
【数30】

【0062】となる。このとき、合成電流j11+j12の直流成分は常に正の値をとるため、入力端子5−1,5−2に信号が入力されない場合に比べ、制御電圧V1は低下する。なお、コンデンサC3は制御電圧V1に含まれる交流成分を平均値化し直流電圧にするはたらきを持つ。さらに、入力小信号交流電圧u0,-u0が大きくなると、抵抗R11に流れる電流値は最大でi7にまで増加する。このとき、制御電圧V1,V2は【0063】
【数31】

【0064】
【数32】

【0065】となる。以上のように本実施例によれば、入力端子5−1,5−2に入力される信号強度により制御電圧差V1-V2が正の範囲で変化するため、トランジスタQ1,Q2などからなる差動増幅回路部分の利得が自動的に制御される。
【0066】なお、本実施例では、制御電圧用出力端子10をトランジスタQ11,Q12のコレクタに接続したが、これをトランジスタQ13のコレクタに接続する構成にし、制御電圧差V1-V2を常に負の値をとるように制御させても良い。
【0067】また、抵抗値r13,r14,r15はゼロとしてもよい。
【0068】
【発明の効果】以上のように本発明によれば、入力端子に入力される信号強度により制御電圧が変化する制御回路を設けたことによって自動的に利得制御がなされるため、出力信号の強度を検出する信号強度検波回路を必要とせず、簡素な回路規模の自動利得制御増幅回路を得ることができる効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013