米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 映像信号処理装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−115544
公開日 平成7年(1995)5月2日
出願番号 特願平5−260809
出願日 平成5年(1993)10月19日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 山内 栄二 / 重里 達郎 / 鎌田 剛弘
要約 目的
可変長符号語を固定領域に格納するフォーマット処理時、必要とするメモリ容量を削減可能な映像信号処理装置を提供する。

構成
各DCTブロックに割り当てられた固定領域に格納された低域データLACはそのままFFRAM10に保存し、同一シンクブロックに格納された高域データHAC0をFRAM10から抽出し、ワード単位でVRAM11の前方から格納する。同様に、他シンクブロックに格納された高域データHAC1をFRAM10から抽出し、ワード単位でVRAM11の後方から格納する。この構成により、メモリ(VRAM11)の容量を大幅に削減でき、回路規模の縮小化に対し効果が大である。
特許請求の範囲
【請求項1】 入力信号の標本値を集めてm×nの画素毎に小ブロックを構成し、さらに小ブロックをk個集めて中ブロックを形成するブロック化器と、前記ブロック器の出力信号を小ブロック毎に直交変換する直交変換器と、前記直交変換器で得られた直交成分を量子化する量子化器と、前記量子化器の出力を可変長符号データに符号化する可変長符号化器と、前記可変長符号化器の出力信号を格納するメモリと、前記メモリの各小ブロックに割り当てられた固定ワード長領域に格納しきれる分の可変長符号データ(LAC)を格納し、格納しきれない可変長符号データを同一の中ブロックに属する小ブロックの固定ワード長領域の隙間に格納(この処理で格納された可変長符号語をHAC0と定義する)し、更に溢れる可変長符号データ(HAC1)を他の中ブロックに属する小ブロックの固定ワード長領域の隙間に格納するデ−タ制御器と、前記メモリに格納された可変長符号語データを出力する伝送器とによって生成された伝送信号を復調する映像信号処理装置であって、入力された信号を受信する受信器と、前記受信器の出力信号を格納する第1のメモリと、HAC0及びHAC1を格納する第2のメモリと、前記第1のメモリの各小ブロック毎に割り当てられた格納領域内で、HAC0及びHAC1を抽出し、抽出した中ブロック単位のHAC0を前記第2のメモリの前方から順番に格納し、同様に抽出した中ブロック単位のHAC1を前記第2のメモリの後方から格納する第1のデータ制御器と、可変長符号語データを小ブロック単位で前記第1及び第2のメモリからワード単位で読み出す第2のデータ制御器と、前記第1及び第2のメモリから出力された可変長符号語データを復号する可変長復号器と、前記復号器から供給された信号を逆量子化する逆量子器と、前記逆量子化の出力信号を小ブロック単位で逆直交変換する逆直交変換器とを備えたことを特徴とする映像信号処理装置。
【請求項2】 第1及び第2のメモリと、前記第1及び第2のメモリから出力されたnビットの信号のどちらか一方を選択し、出力する第1のスイッチと、前記第1のスイッチの出力信号をLSB方向にビット単位で巡回する巡回器と、前記巡回器の出力信号を入力するか自らの出力値をホ−ルドする第1のレジスタと、前記巡回器と出力信号のLSB側mビットと別途入力された信号のMSB側の(n−m)ビットを繋ぎ合わせ出力する合成器と、前記合成器の出力信号を入力するか自らの出力値をホールドする第2のレジスタと、前記第2のレジスタの出力信号を入力するか自らの出力値をホールドし、かつ出力信号を前記第1または第2のメモリに出力する第3のレジスタと、前記第1及び第2のレジスタから出力された信号のどちらか一方を選択し前記合成器に出力する第2のスイッチと、前記第2及び第3のレジスタの出力信号内の可変長符号の符号長を検出する符号長検出器と、前記符号長検出器の出力値を加算する累積加算値と、前記累積加算器の出力信号に基づき前記第1,第2,第3のレジスタの動作決定する制御器とを備えたことを特徴とする映像信号処理装置。
【請求項3】 エンドブロックコードを出力するEOB発生器と、第1及び第2のメモリと、前記第1及び第2のメモリから出力されたnビットの2信号と前記EOB発生器から出力されたエンドブロックコードの内どれか1信号を選択し、出力する第1のスイッチと、前記第1のスイッチの出力信号をLSB方向にビット単位で巡回する巡回器と、前記巡回器の出力信号を入力するか自らの出力値をホールドする第1のレジスタと、前記巡回器と出力信号のLSB側mビットと別途入力された信号のMSB側の(n−m)ビットを繋ぎ合わせ出力する合成器と、前記合成器の出力信号を入力するか自らの出力値をホールドする第2のレジスタと、前記第2のレジスタの出力信号を入力するか自らの出力値をホールドし、かつ出力信号を前記第1または第2のメモリに出力する第3のレジスタと、前記第1及び第2のレジスタから出力された信号のどちらか一方を選択し前記合成器に出力する第2のスイッチと、前記第2及び第3のレジスタの出力信号内の可変長符号の符号長を検出する符号長検出器と、前記符号長検出器の出力値を加算する累積加算値と、前記累積加算器の出力信号に基づき前記第1,第2,第3のレジスタの動作決定する制御器とを備えたことを特徴とする映像信号処理装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、デジタル化された映像・音声信号等を記録再生する記録・再生装置における映像信号処理装置に関するものである。
【0002】
【従来の技術】近年、映像・音声信号をアナログ信号のまま磁気テープに記録するアナログVTRにかわって、高画質化、ダビング時の劣化防止等を目的としたデジタルVTRの開発・商品化が進められている。このようなデジタル化に伴って高能率符号化技術が重要になってきている。高能率符号化とは映像情報の持つ冗長成分を除去してデータ量を圧縮する手段である。高能率符号化の有効な手段として直交変換符号化があげられる。直交変換とは入力される時系列信号を直交する成分(例えば、周波数成分)に変換するもので、フーリエ変換、離散コサイン変換(以下、DCTと略す。)、アダマール変換等が有名である。特にDCTは映像情報に適した直交変換として注目されている。
【0003】この圧縮方法を使用した記録装置としては、特開平4−91587号公報,特開平4−271070号公報に開示されている。
【0004】以下に、従来の記録再生装置について説明する。図9は従来の映像信号処理装置のブロック図である。同図において、500は入力端子、501はブロック化器、502は直交変換/逆直交変換器(以下、直交変換器と略す。)、503は量子化/逆量子化器(以下、量子化器と略す。)、504は可変長符号化/復号化器(以下、可変長符号化器と略す。)、505は第1のデータ量制御器、506は第1のアドレス制御器、507はフォーマットRAM509のポインタとして用いられるRAM508(以下、FPRAMと略し。)とフォーマットに用いる3個のRAM509a〜509c(以下、FRAMと略す。)とVLC及びフォーマットに用いるRAM510a〜510b(以下、VRAMと略す。)とから構成されるメモリである。511は第2のデータ量制御器、512はメモリ507のアドレスを出力する第2のアドレス制御器、513は伝送/受信器(以下、受信器と略す。)でメモリ507から供給された信号に誤り訂正符号等を付加し、出力端子514に出力する。
【0005】図10はブロック化器501の動作を説明するための説明図、図11は直交変換器502の動作説図、図12はマクロブロックの構成説明図、図13はFRAM509の固定領域の説明図、図14はFRAM509のシンクブロック領域の説明図、図15はFRAM509への可変長符号データの格納規則の説明図、図16はVRAM510への可変長符号データの格納規則の説明図、図17はFRAM509からVRAM510への可変長符号データの格納動作の説明図で、図18は第2のデータ量制御器511の構成図である。
【0006】図18において、600は第1の入力端子、601は第2の入力端子である。602,603は第1及び第2のメモリ、604は第1及び第2のメモリ602,603のアドレスを生成するアドレス演算器、605はスイッチ、606は16ビットのシフトレジスタ、607は出力端子である。
【0007】以上のように構成された従来の映像信号処理装置について、以下その動作を説明する。初めに記録時の動作について説明する。ブロック化器501は入力端子500に供給された1フレーム単位の映像信号(輝度信号Y、色差信号CR及びCB)を水平8画素・垂直8画素の合計64画素の標本値からなる小ブロック(1DCTブロック)に分割する。ここで、輝度信号の小ブロック4個と色差信号CR及びCBの小ブロック各1個の計6個の小ブロックで中ブロック(1マクロブロック)を形成する。更に、中ブロック5個で大ブロック(1ビデオセグメント)を形成する。
【0008】ブロック化器501は小ブロック単位にY→Y→Y→Y→CR→CB→・・・→Y→Y→Y→Y→CR→CBの順で直交変換器502に信号を出力する。図10の斜線で示されるブロックが中ブロックを示しており、画面上の異なる5箇所からこの中ブロックを5個集めて1つの大ブロックを構成する。このようにシャフリングすることによって画面上の情報量が分散され、各ビデオセグメントに含まれる情報量は大体等しくなる。この結果、画面上で場所によって情報量に偏りがある場合にも効率よく圧縮できるようになる。
【0009】直交変換器502は、入力された小ブロック単位の信号をディスクリート・コサイン変換(DCT)によって2次元直交変換する。この直交変換器502は、小ブロックの水平方向にまずDCTし、次に垂直方向にDCTする。直交された成分は、図11に示すように水平及び垂直周波数成分の低いDC信号から順番に出力する。直交変換器502はブロック化器501から入力される順に処理するため、出力信号もY→Y→Y→Y→CR→CBのDCTブロックの順に出力される。(以下、図12に示すように、No.0〜No.5のDCTブロックをNo.0マクロブロック、No.6〜No.11のDCTブロックをNo.1マクロブロック、・・・、No.24〜DCTNo.29のDCTブロックをNo.4マクロブロックと定義する。)量子化器503は直交変換器502から供給された信号をビデオセグメント単位で量子化する。量子化器503に入力された直交成分はDC信号を除いて量子化される(以下、DC信号以外の直交成分をAC成分という。)。この量子化とは符号化後のデータ量を制御するために直交成分の値を丸める動作を呼ぶ。DCTブロックの番号順に量子化されたAC成分の量子化データは、可変長符号化器504に出力される。可変長符号化器504は、周知の2次元ハフマン符号等のアルゴリズム(ゼロラン数とそれに続く非ゼロ値の組み合わせから符号語を決定するもので、入力データにゼロの数が多いほどそのDCTブロックの符号語数は少なくなる。)に従って、DC信号以外の量子化データのゼロラン長とそれに続く振幅値をもとにそれぞれ可変長の符号語データに変換する。ここで、符号語データの最小長は3ビット、最大長は16ビットである。符号長の大きい符号は発生確率の非常に小さい、比較的大きな振幅値の符号語データに割り当てられる。
【0010】可変長符号器504で符号化されたデータは図14に示す5つのシンクブロック(syncblock0〜syncblock4)に以下に説明する規則に従ってフォーマットされる。フォーマットされた信号は伝送器513によってエラー訂正符号やID等の情報信号が付加された後、出力端子514を通じて不図示の変調器によって変調されてテープ等の記録媒体に記録される。
【0011】可変長符号語のシンクブロックへのフォーマットについて説明する。5つのシンクブロックは図14に示すように16ビットのデータ幅を持ち、各シンクブロックは7ワードの輝度信号(Y信号)の固定領域4個と5ワードの色差信号(CR,CB信号)の固定領域2個の76バイトの領域からなる。可変長符号器504で符号化された1ビデオセグメント分の可変長符号語データは5つのシンクブロック(syncblock0〜syncblock4)に分けて書き込まれる。図13はそれぞれのブロックの構成図であり、(a)が7ワードの、(b)が5ワードのブロックを表す。それぞれの先頭にはその番号に対応したDCTブロックのDC信号のデータ(本装置では9ビットとする)が書き込まれ、それに続いてAC成分の可変長符号語データがmsbから順に書き込まれる。本例では画質改善のため固定領域にはその番号に対応したDCTブロックの符号語データを優先的に書き込むフォーマットになっている。詰め込み(フォーマット)手順を以下に示す。
【0012】Sta0作業・・・DCTブロックNo.の対応する固定領域に格納できるだけ可変長符号語をワード単位に連結して順番に格納する。この処理で格納された可変長符号語データを低域データ(LAC)と定義する。
【0013】Sta1作業・・・同一マクロブロックに所属する固定領域の隙間に、同一マクロブロックの固定領域に格納しきれなかった可変長符号語データをDCT No.の小さいものから格納する。この処理で格納された可変長符号語データを高域データ(HAC0)と定義する。
【0014】Sta2作業・・・同一マクロブロックに所属するDCT No.の固定領域に格納しきれなかった可変長符号語データを他のシンクブロックの隙間にDCTNo.の小さいものから格納する。この処理で格納された可変長符号語データを高域データ(HAC1)と定義する。
【0015】図15に具体例を示す。この例では、AC成分の符号語データ量がDCT No.0及び2で103ビット以上で固定領域から溢れ、DCT No.1では103ビット未満の場合である。この場合、DCT No.1の固定領域の隙間にNo.0及びNo.2のDCTブロックのHAC0が格納される。
【0016】以上の規則に従って可変長符号化した符号語データをフォーマットする場合、可変長符号化器504から次々に出力される符号語データを、ワード単位に合成する処理と、可変長符号語データをLACやHAC0、HAC1に分類してFRAM509に書き込むフォーマット処理を同時にすることはタイミング的に難しい。よって、可変長符号化器504の出力の中でLACをFRAM509に格納し、HAC0及びHAC1をVRAM510に格納した後、VRAM510の可変長符号語データをFRAM509に再格納している。以下にそのタイミング及び各ブロックの動作を詳細に説明する。
【0017】処理サイクル毎の各RAM508〜510の動作を(表1)に示す。1サイクル内でVLC,フォーマット,伝送器への出力を同時にパイプライン処理するため、FRAM509は3個構成に、VRAM510は2個構成となっている。
【0018】
【表1】

【0019】サイクル1では可変長符号化器504から出力された3〜16ビットの符号語は第1のデータ量制御器505でワード単位に合成される。合成された符号語は、第1のアドレス制御器506に制御され、LACはFRAM509aの各DCTブロックに割り当てられた固定領域に、HAC0及びHAC1はVRAM510aに格納される。図16にVRAM510の構成を示す。VRAM510は各シンクブロック毎に固定領域から溢れる最大の高域データ量MAXに対応した領域を有している。その量(MAX)は63個のAC信号が全て16ビットの最大符号語である場合であるから、【0020】
【数1】

【0021】つまり、VRAM510aは計1725ワードの容量が必要になる。サイクル1時に第1のデータ量制御器505及び第1のアドレス制御器506によってVLC作業がなされている時、並行して第2のデータ量制御器511及び第2のアドレス制御器512によってフォーマット作業がなされる。第2のデータ量制御器511はFRAM509bに格納された低域データLACの最終位置をDCTブロック毎に検出し、FPRAM508に記憶させる(Sta0作業)。次に、FPRAM508の値が輝度のDCTブロックの場合112未満で、色差のDCTブロックの場合80未満の場合、VRAM510bから読み出した高域データ(HAC0及びHAC1)を固定領域の隙間にはめ込む処理を行う(Sta1作業及びSta2作業)。
【0022】図17及び図18を用いて具体的フォーマッタ処理を説明する。今、図18に示すように、No.1のDCTブロックに割り当てられた固定領域が68ビットまで格納済みで、未格納領域にVRAM510aのA’(符号語Aの一部)から詰め込む処理を説明する。この処理は図18に示す第2のデータ量制御器511で実現できる。第1の入力端子600から入力されたFRAM509aの出力信号は第1のメモリ602に格納される。同時に、第2の入力端子601から入力されたVRAM510aの出力信号は第2のメモリ603に格納される。アドレス演算器604はFRAM509aの有効ビット(MSBから12ビット)を第1のメモリ602から1ビットずつ順次読み出しスイッチ605を介してシフトレジスタ606に格納する。続いて、第2のメモリ603のMSBから下位4ビットを順次読み出し、シフトレジスタ606に格納する。シフトレジスタ606は16クロック目に607に合成された1ワードを出力端子607に出力する。出力端子607に供給された信号はFRAM509aを読み出し時と同一のアドレスに再格納される。以下、高域データ(HAC0,HAC1)が無くなるか隙間領域が無くなるまでフォーマット処理が続けられる。なお、FRAM509aに格納する隙間が足りない場合は、可能できる可変長符号語(もしくは符号語の一部)まで格納し残りの符号語は破棄される。
【0023】サイクル1の第3の作業は伝送器513への出力である。FRAM509cに予め定められた規則に従って格納された可変長符号語データは、第2のアドレス制御器511に制御され伝送器513に出力される。
【0024】次に、上記の映像信号処理装置で記録媒体に記録されたデータ列を再生する場合について説明する。
【0025】再生時のデータの流れは記録時の逆である。メモリ507は記録時と同様にピンポン型の構成になっており、伝送器からFRAM509への格納,FRAM509からHAC0,HAC1の分離とVRAM510への格納(デフォーマット処理),VRAM510からの可変長符号語データの読み出しとVLD処理が同一サイクルでパイプライン処理される。記録媒体(図不記載)から再生された信号は伝送器514に入力される。伝送器514では記録時付加したエラー訂正符号を用いエラー訂正を行う。エラー訂正能力以下の誤りが伝送系で発生した時は完全に訂正される。しかし、能力以上の誤りが発生した時は1フレーム以上前の誤りが存在しなかった画面の同一位置の5シンクブロックデータと置き換えられる。そして、伝送器513は可変長符号語データをFRAM509に書き込む。
【0026】同時に、第2のデータ制御器511はFRAM509から1つ前のサイクル間に書き込まれた可変長符号語データを読み出し、このデータからHAC0,HAC1を抽出し、図16に記載のVRAM510の各シンクブロックに割り当てられた領域にワード単位で順番に格納する。また、伝送器514によって2サイクル前にFRAM509に格納された可変長符号語データが可変長符号器504に出力される。可変長符号器504は可変長符号語をゼロラン長と振幅値に復号する。復号した信号は、DC信号から順に量子化器503に出力される。量子化器503は復号データの逆量子化を行い、直交変換器502に出力する。直交変換器502は入力信号を逆DCTし、周波数領域のデータから時間領域のデータに変換してブロック化器501に出力する。ブロック化器501は入力されたブロック毎のデータを逆シャフリングしながらバラバラにされていた画像データを元の1フレーム分のデータに組み立て、入力端子500に出力する。
【0027】
【発明が解決しようとしている課題】以上のような装置において、(1)高域データ(HAC0,HAC1)を一時的に格納するVRAMの容量(1725ワード)は実際に記録されるデータ量190ワード(76バイト×5シンクブロック÷2)に比べ9倍もの記憶容量となる。このようにバッファに用いるためのメモリに大容量を用いるVRAMの構成は、コスト的にも、回路面積(規模)的にも問題があり、特にIC化を図る上で大きな問題となっていた。(2)また、第2のデータ量制御器でFRAMとVRAMのデータを合成する場合、1ビット単位で合成するため、リアルタイムで映像信号を圧縮する装置では処理時間が大きな問題になる。(3)更に、再生時、伝送器でエラー訂正を行った結果、訂正できない誤りが残留した場合、1フレーム以上前の同一場所のデータに置き換える事で可変長復号時の誤動作を防止したが、動きの激しい映像信号では大きな画質劣化の一因となる。また、記録媒体がビデオテープレコーダの場合、高速再生時には1ビデオセグメント単位(5シンクブロック)で完全に再生できる確率は低く、数フレーム前の映像信号と置き換えられる可能性が高くなり益々画質劣化が目立つ結果を引き起こす。
【0028】本発明は、かかる点に鑑み、(1)使用するメモリの容量を少なくし、(2)処理速度の高速化を実現し、(3)更にエラーの発生頻度の高い高速再生時等の画質劣化を防止する映像信号処理装置を提供することを目的とする。
【0029】
【課題を解決するための手段】上記目的を達成するために、第1の本発明は、入力された信号を受信する受信器と、受信器の出力信号を格納する第1のメモリと、異なる小ブロックでかつ同一中ブロックに属する可変長符号語データHAC0及び異なる中ブロックに属する可変長符号語データHAC1を格納する第2のメモリと、第1のメモリの各小ブロック毎に割り当てられた格納領域内で、HAC0及びHAC1を抽出し、抽出した中ブロック単位のHAC0を第2のメモリの前方から順番に格納し、同様に抽出した中ブロック単位のHAC1を第2のメモリの後方から格納する第1のデータ制御器と、可変長符号語データを小ブロック単位で前記第1及び第2のメモリからワード単位で読み出す第2のデータ制御器と、第1及び第2のメモリから出力された可変長符号語データを復号する可変長復号器とを備えたことを特徴とする映像信号処理装置。
【0030】第2の本発明は、第1及び第2のメモリと、第1及び第2のメモリから出力されたnビットの信号のどちらか一方を選択し、出力する第1のスイッチと、第1のスイッチの出力信号をlsb方向にビット単位で巡回する巡回器と、巡回器の出力信号を入力するか自らの出力値をホールドする第1のレジスタと、巡回器と出力信号のLSB側mビットと別途入力された信号のMSB側の(n−m)ビットを繋ぎ合わせ出力する合成器と、合成器の出力信号を入力するか自らの出力値をホールドする第2のレジスタと、第2のレジスタの出力信号を入力するか自らの出力値をホールドし、かつ出力信号を第1または第2のメモリに出力する第3のレジスタと、第1及び第2のレジスタから出力された信号のどちらか一方を選択し合成器に出力する第2のスイッチと、第2及び第3のレジスタの出力信号内の可変長符号の符号長を検出する符号長検出器と、符号長検出器の出力値を加算する累積加算値と、累積加算器の出力信号に基づき第1,第2,第3のレジスタの動作決定する制御器とを備えた映像信号処理装置である。
【0031】第3の本発明は、エンドブロックコードを出力するEOB発生器と、第1及び第2のメモリと、第1及び第2のメモリから出力されたnビットの2信号とEOB発生器から出力されたエンドブロックコードの内どれか1信号を選択し、出力する第1のスイッチと、第1のスイッチの出力信号をLSB方向にビット単位で巡回する巡回器と、巡回器の出力信号を入力するか自らの出力値をホールドする第1のレジスタと、巡回器と出力信号のLSB側mビットと別途入力された信号のMSB側の(n−m)ビットを繋ぎ合わせ出力する合成器と、合成器の出力信号を入力するか自らの出力値をホールドする第2のレジスタと、第2のレジスタの出力信号を入力するか自らの出力値をホールドし、かつ出力信号を第1または第2のメモリに出力する第3のレジスタと、第1及び第2のレジスタから出力された信号のどちらか一方を選択し合成器に出力する第2のスイッチと、第2及び第3のレジスタの出力信号内の可変長符号の符号長を検出する符号長検出器と、符号長検出器の出力値を加算する累積加算値と、累積加算器の出力信号に基づき第1,第2,第3のレジスタの動作決定する制御器とを備えた映像信号処理装置である。
【0032】
【作 用】上記した構成により、第1の発明では各小ブロックの可変長符号データは第1のメモリの小ブロック固有の格納領域に格納したまま移動せず、同一マクロブロックに所属しかつ固定納領域の隙間に格納された可変長符号データ(HAC0)を所属するマクロブロック単位に連続して第2のメモリの先頭方向から格納し、異なるマクロブロックの固定格納領域の隙間に格納された可変長符号データ(HAC1)を所属するマクロブロック単位に連続して第2のメモリの後方から格納することで第2のメモリ(VRAM)の容量を大幅に削減可能にする。
【0033】第2の発明は2個の信号(A,B)を合成する時、B信号をA信号の有効ビットの末尾まで巡回させた後、2信号を合成する。そして合成後の信号から1クロック毎に可変長符号語長を検出し、累積加算する。累積加算結果から合成後の信号のアドレス値,合成レジスタの動作(入力/ホールド)等を制御する。この結果、高速なビット合成が実現可能になる。
【0034】第3の発明は2個の信号(A,B)を合成する合成器にEOBコードを直接入力可能な構成とする。その結果、任意の位置にEOB符号を挿入することが可能になる。つまり、低域データの最後有効符号語の位置,高域データHAC0またはHAC1の最後有効符号語の位置にEOBコードを挿入可能となる。その結果、マクロブロック単位での可変長符号語の復号が可能になり画質劣化を大幅改善可能となる。
【0035】
【実施例】以下、本発明の実施例について、図面を参照しながら説明する。図1は本発明の第1の実施例における映像信号処理装置のブロック図である。同図において、1は入力端子、2はブロック化器、3は直交変換/逆直交変換器(以下、直交変換器と略す。)、4は量子化/逆量子化器(以下、量子化器と略す。)、5は可変長符号化/復号化器(以下、可変長符号化器と略す。)、6は第1のデータ量制御器、7は第1のアドレス制御器、8はFRAM10のポインタとして用いられるFPRAM9とフォーマット処理に用いる3個のFRAM10a〜10cとVLC及びフォーマットに用いるVRAM11a〜11bとVRAM11のポインタとして用いられるVPRAM12から構成されるメモリである。13は第2のデータ量制御器、14はメモリ8のアドレスを出力する第2のアドレス制御器、15は伝送/受信器(以下、受信器と略す。)でメモリ8から供給された信号に誤り訂正符号等を付加し、出力端子16に出力する。
【0036】図2は図1内のFRAM10及び記録時のVRAM11の格納図、図3は図1内の再生時のVRAM11の格納図である。
【0037】以上のように構成された本発明の第1の実施例の映像信号処理装置について、以下その動作を説明する。
【0038】初めに記録時の動作について説明する。ブロック化器2は入力端子1から供給された1フレーム単位の映像信号(輝度信号Y、色差信号CR及びCB)を水平8画素・垂直8画素の合計64画素の標本値からなる小ブロック(1DCTブロック)に分割する。ここで、輝度信号の小ブロック4個と色差信号CR及びCBの小ブロック各1個の計6個の小ブロックで中ブロック(1マクロブロック)を形成する。更に、中ブロック5個で大ブロック(1ビデオセグメント)を形成する。
【0039】ブロック化器2は小ブロック単位にY→Y→Y→Y→CR→CB→・・・→Y→Y→Y→Y→CR→CBの順で直交変換器3に信号を出力する。図12の斜線で示されるブロックが中ブロックを示しており、画面上の5箇所から中ブロックを5個集めて1つの大ブロックを構成する。このようにシャフリングすることによって画面上の情報量が分散され、各ビデオセグメントに含まれる情報量は大体等しくなる。その結果、画面上で場所によって情報量に偏りがある場合にも効率よく圧縮できるようになる。
【0040】直交変換器3は、入力された小ブロック単位の信号をディスクリート・コサイン変換(DCT)によって2次元直交変換を行う。この直交変換器3は、小ブロックの水平方向にまずDCTし、次に垂直方向にDCTする。直交された成分は、図11に示すように水平及び垂直周波数成分の低いDC信号から順番に出力する。直交変換器3はブロック化器2から供給される順に処理するため、出力信号もY→Y→Y→Y→CR→CBのDCTブロックの順となる(以下、図12に示すように、No.0 〜No.5のDCTブロックをNo.0マクロブロック、No.6〜No.11のDCTブロックをNo.1マクロブロック・・・、No.24〜DCTNo.29のDCTブロックをNo.4マクロブロックと定義する。)。
【0041】量子化器4は直交変換器3から供給された信号をビデオセグメント単位に量子化する。量子化器4に入力された直交成分はDC信号を除いて量子化される(以下、DC信号以外の直交成分をAC成分という。)。この量子化とは符号化後のデータ量を制御するために直交成分の値を丸める動作を呼ぶ。DCTブロックの番号順に量子化されたAC成分の量子化データは、可変長符号化器5に出力される。可変長符号化器5では、周知の2次元ハフマン符号等のアルゴリズムに従って、DC信号以外の量子化データのゼロラン長と振幅値をもとにそれぞれ可変長の符号語データに変換する。ここで、符号語データの最小長は3ビット、最大長は16ビット、ブロックの最後を示すEOBコ−ドは4ビットである。符号長の大きい符号は発生確率の非常に小さい、比較的大きな振幅値の符号語データに割り当てられる。可変長符号語はMSBから見た場合、一意的に判別可能な符号である。
【0042】可変長符号器5で符号化されたデータは図14に示す5つのシンクブロック(syncblock0〜syncblock4)に以下の規則に従ってフォーマットされる。フォーマットされた信号は伝送器15によってエラー訂正符号やID等の情報信号が付加された後、出力端子16を通じて不図示の変調器によって変調されてテープ等の記録媒体に記録される。
【0043】可変長符号のシンクブロックへのフォーマットについて説明する。5つのシンクブロックは図14に示すように16ビットのデータ幅を持ち、各syncblockは7ワードの輝度信号(Y信号)領域4個と5ワードの色差信号(CR,CB信号)領域2個の38ワ−ド(76バイト)の領域からなる。可変長符号器5で符号化された1ビデオセグメント分の可変長符号語データは5つのシンクブロック(syncblock0〜syncblock4)に分けて書き込まれる。図13はそれぞれのブロックの構成図であり、(a)が7ワードの、(b)が5ワードのブロック(各DCTブロックに割り当てられた固定領域)を表す。それぞれの先頭にはその番号に対応したDCTブロックのDC信号のデータ(本装置では9ビットとする)が書き込まれ、それに続いてAC成分の可変長符号語データがMSBから順に書き込まれる。本例では画質改善のため固定領域にはその番号に対応したDCTブロックの符号語データを優先的に書き込むフォーマットになっている。詰め込み(フォーマット)手順を以下に示す。
【0044】Sta0作業・・・DCTブロックNo.の対応する固定領域に格納できるだけ可変長符号語をワード単位に連結して順番に格納する。この処理で格納された可変長符号語データを低域データ(LAC)と定義する。
【0045】Sta1作業・・・同一マクロブロックに所属する固定領域の隙間に、同一マクロブロックの固定領域に格納しきれなかった可変長符号語データをDCT No.の小さいものから格納する。この処理で格納された可変長符号語データを高域データ(HAC0)と定義する。
【0046】Sta2作業・・・同一マクロブロックに所属するDCT No.の固定領域に格納しきれなかった可変長符号語データを他のシンクブロックの隙間にDCTNo.の小さいものから格納する。この処理で格納された可変長符号語データを高域データ(HAC1)と定義する。
【0047】図15に具体例を示す。この例では、AC成分の符号語データ量がDCT No.0及び2で103ビット以上で固定領域から溢れ、DCT No.1では103ビット未満の場合である。この場合、No.1のDCTブロックの固定領域の隙間にNo.0及び2のHAC0が格納されている。
【0048】上記規則に従った可変長符号化データをフォーマットする場合、可変長符号化器5から次々に出力される符号語データを、ワード単位に合成する処理と、可変長符号語データをLAC,HAC0,HAC1に分類してメモリ8に書き込むフォーマット処理を同時に行うことはタイミング的に難しい。よって、可変長符号化器5の出力の中でLACをFRAM10に格納し、HAC0及びHAC1をVRAM11に格納した後、VRAM11の可変長符号語データをFRAM10に移動している。以下に、そのタイミング及び各ブロックの動作を詳細に説明する。
【0049】サイクル毎のメモリ8内の各RAMの動作を(表1)に示す。1サイクル内でVLC,フォーマット,伝送器への出力を同時にパイプライン処理するため、FRAM10は3個構成、VRAM11及びVPRAM12は2個構成となっている。
【0050】サイクル1では可変長符号化器5から出力された3〜16ビットの符号語は第1のデータ量制御器6でワード単位に合成される。合成された符号語は、第1のアドレス制御器7に制御され、LACはFRAM10aの各DCTブロックに割り当てられた固定領域に、HAC0及びHAC1はVRAM10aに格納される。図2にVRAM11aの構成を示す。VRAM11aは固定領域から溢れる最大の高域データ量MAXに対応した領域を有している。
【0051】VRAMに必要なワード数MAXは、(1)Sta0ではFRAM10aの各DCTブロックの格納領域には、それぞれ1つのDCTブロックのデータしか書き込まない。
(2)FRAM11aの各DCTブロックの格納領域の容量はY信号に比べ、色差信号CR、CBの容量の方が少ない。
(3)更に記録されるDC信号を除いた符号データ量が2770ビット((5sync×76Byte)−(30DCT BLOCK×9Bit))である。
の3つの条件から、VRAM11aを1番多く使用する1ビデオセグメント単位の符号データのパターンは、色差信号の3つのDCTブロックのデータ量が非常に多く、それ以外の27個のDCTブロックの符号データはEOBコードだけというパターンである。よって、このときのVRAM12の最大容量を求めれば良い。この容量MAXは以下の式で求められる。
【0052】
【数2】

【0053】つまり【0054】
【数3】

【0055】即ち、157ワード必要になる。上の式でVRAM11aに発生する隙間容量として3ワード加算した理由は、EOB符号が格納された後、残ったLSBまでの領域は飛ばされ、各DCTブロックの最初のHACは、常にアドレスのMSBからワード単位で格納した方がフォーマット作業が行い易いからである。本実施例では、FRAM11aを図2に示すように190ワード(3040ビット)の容量、VRAM12aは157ワード(2512ビット)の容量になる。以上のように本実施例のRAM構成によれば、従来のVRAM(1725ワード)に比べ約1/11の容量になり、大幅な容量削減になる。
【0056】次に、VRAM11aへの高域データHAC0及びHAC1の格納法について述べる。ここで、1シンクブロックに格納できるデータ量の内で、FRAMの固定領域から溢れてVRAMに格納される最大データ量Sを考える。なぜならば各マクロブロックに対して最大S分のデータを確保できれば、フォーマットに準拠した同一マクロブロックのHAC0を優先してFRAM10aに格納することができるからである。最大データ量Sはマクロブロック内の5DCTブロックがDC信号とEOBコードだけで、1DCTブロックに符号データが集中している場合を設定すれば良い。よって以下の式で求められる。
【0057】
【数4】

【0058】このように構成したVRAMへの符号データの書き込み方は、先に述べた様に各マクロブロックのHACを先頭アドレスから最大29ワード格納する。そして、29ワードを越えた分は末尾のアドレスから順に格納する。但し、先頭から格納するHACのアドレスとすでに末尾から格納したHACのアドレスが一致した場合は、先頭から格納するHACを優先して格納する。つまり、先頭から格納するHACを既に末尾から格納したHACの上に重ねて書く事になる。そして、それ以降は各マクロブロックの29ワードを越えたHACは破棄される(破棄された信号は元々FRAM10aに格納するスペースの無い符号データである。)。以上のようにVRAM11aに第1のアドレス制御器7に基づいて格納された高域デ−タ(HAC0,HAC1)の格納位置情報(マクロブロック単位の格納位置の先頭アドレス値)はVPRAM12aに記憶される。
【0059】サイクル1時に第1のデータ量制御器6及び第1のアドレス制御器7によってVLC作業がなされている時、並行して第2のデータ量制御器13及び第2のアドレス制御器14によってフォーマット作業がなされる。第2のデータ制御器13はFRAM10bに格納された低域データLACの最終位置を検出し、FPRAM9にDCTブロック毎に記憶させる(Sta0作業)。EOBコードが検出された場合はEOBコードの次の符号語の先頭位置及びEOBコードが検出された事を示すフラグがFPRAM9に記憶される。また、固定領域が全てLACで満たされた場合は最後の符号語の先頭位置及びEOBコードが未検出であるフラグがFPRAM9に記憶される。そして、第2のデータ量制御器13はFPRAM9及びVPRAM12bに格納された情報に基づき、固定領域の隙間にVRAM12bから読みだした高域データ(HAC0及びHAC1)を固定領域の隙間にはめ込む(Sta1作業及びSta2作業)処理を行う。
【0060】サイクル1の第3の作業は伝送器15への出力である。FRAM10cに規則に従って格納された可変長符号語データは、第2のアドレス制御器14に制御され伝送器16に出力される。
【0061】次に、上記の映像信号処理装置で記録媒体に記録されたデータ列を再生する場合について説明する。再生時のデータの流れは記録時の逆である。メモリ8は記録時と同様にピンポン型の構成になっており、伝送器15からFRAM10aへの格納,FRAM10b内からHAC0,HAC1の分離とVRAMa510への格納(デフォーマット処理),FRAM10c及びVRAM11bからの可変長符号語データの読み出しとVLD処理が同一サイクルでパイプライン処理される。
【0062】記録媒体(図不記載)から再生された信号は伝送器15に入力される。伝送器15では記録時付加したエラー訂正符号を用いエラー訂正を行う。エラー訂正能力以下の誤りが伝送系で発生した場合は完全に訂正される。しかし、能力以上の誤りが発生した場合は、1フレーム以上前の画面の同一位置の5シンクブロックデータと置き換える。そして、伝送器15は可変長符号語データをFRAM11aに書き込む。
【0063】同時に、第2のデータ制御器13はFRAM10bから1つ前のビデオセグメント期間に書き込まれた可変長符号語データを読み出し、このデータからHAC0,HAC1を抽出し、図3記載のVRAM11aにワード単位で順番に格納する。具体的な格納法について説明する。同一シンクブロックに格納されたHAC0はVRAM1aの先頭方向からマクロブロック単位で格納される。この時、DCTブロックの終了を示すEOBコードが検出された場合は、残りの領域は飛ばして次のDCTブロックのHACが格納される。マクロブロック単位でHAC0の格納位置情報ADn,0はVPRAM12aに記憶される。次に、別のシンクブロックに格納されたHAC1を同一のマクロブロックの記憶された最後のアドレスの隙間に続けて書き込んだ後、VRAM11aの末尾方向から格納する。末尾方向の格納開始位置ADn,1はマクロブロック単位でVPRAM12aに記憶される。
【0064】伝送器15によって2サイクル前にFRAM10cに格納された可変長符号語データが第1のアドレス制御器7に制御され可変長符号器5に出力される。第1のアドレス制御器7はVPRAM12bに記録された値を元に、DCTブロックの可変長符号語データをワード単位で、途切れること無しにFRAM10c及びVRAM11bから読み出す。
【0065】可変長符号器5は供給された可変長符号語をゼロラン長と振幅値に復号する。復号した信号は、DC信号から順に量子化器4に出力される。量子化器4は復号データの逆量子化を行い、直交変換器3に出力する。直交変換器3は入力信号を逆DCTし、周波数領域のデータから時間領域のデータに変換してブロック化器2に出力する。ブロック化器2は入力されたブロック毎のデータを逆シャフリングしながらバラバラにされていた画像データを元の1フレーム分のデータに組み立て、入力端子1に出力する。
【0066】以上のように本実施例によれば、入力された信号を受信する受信器と、受信器の出力信号を格納する第1のメモリと、異なる小ブロックでかつ同一中ブロックに属する可変長符号語データHAC0及び異なる中ブロックに属する可変長符号語データHAC1を格納する第2のメモリと、第1のメモリの各小ブロック毎に割り当てられた格納領域内で、HAC0及びHAC1を抽出し、抽出した中ブロック単位のHAC0を第2のメモリの前方から順番に格納し、同様に抽出した中ブロック単位のHAC1を第2のメモリの後方から格納する第1のデータ制御器と、可変長符号語データを小ブロック単位で前記第1及び第2のメモリからワード単位で読み出す第2のデータ制御器と、第1及び第2のメモリから出力された可変長符号語デ−タを復号する可変長復号器とをを設けることで、高域データを一時バッファするVRAMの容量を約1/11に縮小する事が可能になりその発明の効果は大である。ところで、本実施例では、最大符号長が16ビットであると仮定したため、FRAM10やVRAM11の1ワードや処理単位を16ビットにしたが、最大符号長が16ビットで無い場合でも、それに合わせてFRAM10やVRAM11のワード長や処理単位ビット長を変更するだけで本発明が採用できるのは言うまでもないことである。
【0067】次に、本発明の第2の実施例について説明する。図1は本装置における映像信号の処理装置の構成図で、第1の発明と同一である。図4は第2のデータ制御器の構成図である。図4において50は入力選択部で、第1,第2及び第3の入力端子51,52,53と第1のスイッチ54とで構成される。55は入力信号をビット巡回する巡回器(セレクタにより構成)、56は2系統の入力から供給された信号をビット合成する合成器(セレクタにより構成)、57は巡回器55及び合成器56の動作を決定する演算器、58,59,60は第2,第3及び第4のスイッチ、61,62,63はlレジスタ,mレジスタ,uレジスタである。64は第5のスイッチ、65は第2〜5までのスイッチ58〜60,64を制御する切り換え制御器である。66は可変長符号語の符号長を検出する符号長検出器66、67は符号長検出器66の出力結果を累積加算する累積加算器、68はVPRAM12から出力された信号が供給される第4の入力端子である。69〜74は第1〜第6の出力端子である。図5及び図6は第2のデータ量制御器の動作説明図、図17はFRAM及びVRAMの可変長符号語の格納法の説明図以上のように構成された本発明の第2の映像信号処理装置について詳細に説明する。記録再生時の基本的処理動作は第1の実施例と同一であるのでここでは省略する。本発明の特徴である第2のデータ処理装置及び第2のアドレス処理装置を用いたフォーマット/デフォーマット処理について説明する。
【0068】まず、記録時の動作について説明する。フォーマット処理ではまず第1のデータ制御器6及び第1のアドレス制御器7に基づいてFRAM10に格納にされた低域データの格納状態を固定領域毎に検査する。ここではDCT No.0の固定領域の場合について説明する。
(1)第1クロック時、アドレス"0"のFRAM10の信号が図4の第1の入力端子50に供給される。この信号は第1のスイッチ54,巡回器55,合成器56を介してmレジスタ62に供給される。この時、演算器57は巡回器55及び合成器56に"0の制御信号"iss,insを出力するため、巡回器55及び合成器56は入力信号をそのまま通過される。
(2)第2クロック時、アドレス"1"のFRAM10のデータがmレジスタ62に、mレジスタ62の出力信号がlレジスタ61に供給される。この時、lレジスタ61の出力信号は符号検出器66に供給され、可変長符号長が検出される。最初の可変長符号語はDC信号の後に格納されているため、lレジスタ61の出力のMSBから10ビット目が可変長符号語の先頭位置である。符号長検出器66は可変長符号語を検出し、その符号語長Xを累積加算器67に出力する。累積加算器67は初期値"9"(DC信号長)に符号長検出器66から供給された符号長Xを加算する。そして、逆に累積加算値Sの下位4ビットを次の可変長符号語の先頭位置(VLDTOP)として符号長検出器66に出力する。累積加算器70は同時に第2のアドレス制御器14及び切り換え制御器65に累積加算器70の下位4ビットの加算結果のキャリーS4を出力する。このS4が"1"である時、次の可変長符号語の先頭位置がmレジスタ62に存在することを示している。
(3)第3のクロック時、FRAM10のアドレスを更新してmレジスタに次の信号を読み込む。また同時に第2のスイッチ58を白丸側に切り換え、mレジスタ58の出力信号をlレジスタに供給する。S4が"0"の場合は、lレジスタ61に次の可変長符号語の先頭位置が存在するため、第2及び第3のスイッチ58,59は黒丸側に切り換えられる。S4が"1"の場合は、第2及び第3のスイッチ58,59は白丸側に切り換え、次のワードをVRAM11から読み出す。
(4)以上のようにして累積加算器67に固定領域内の可変長符号語長の累積値を求める。そして、EOBコードが検出された場合は、EOBコードまでの累積加算値を第2の出力端子70を介してFPRAM9に記憶する。また累積加算結果が固定領域の範囲を越えた場合は、越える1クロック前の値をFPRAM70に記憶する。以上の処理を30DCTブロック分処理してSta0の処理が終了する。
【0069】次に、Sta1及びSta2の処理を図17の状態を用いて説明する。この例ではNo.0のDCTブロックの固定領域は可変長符号語の累積加算値が"112"を越えたため、最後の符号語の先頭位置("109")がFPRAM9に記憶されている。また、No.1のDCTブロックではSta0の処理中、EOB符号が検出されたため、EOB符号の次の位置("68")がFRAM9に記憶されている。Sta1の処理では、No.1のDCTブロックに割り当てられた固定領域の隙間にNo.0の高域データ(HAC0)を格納する処理が行われる。この時の第2のデータ制御器13の動作を図5に示す。
(1)まずタイミング"0"時、FRAM10から読み出されたアドレス値"6"の信号がlレジスタ61でラッチされ、同時にVRAM11から読み出されたアドレス値"0"の信号がmレジスタ62でラッチされる(この2信号が第1及び第2の入力端子51,52に供給されるタイミングは図不記載)。この結果、符号語の先頭位置(109mod16)から可変長符号語"A"の符号長が検出でき、しいてはVRAM11側に溢れた符号語"A"の一部"A'"の長さRBP"8"が検出できる。
【0070】同時にこの時、FRAM9のアドレス値"11"の値が第1の入力端子51に供給される。このタイミング時では演算器57から供給されるiss,ins信号は共に"0"であるため、供給された信号はuレジスタに入力される。
(2)タイミング1ではVRAM11のアドレス値"0"の信号が巡回器55に供給される。演算器57は、タイミング1以降ins信号として巡回器55に"4"(FPRAM[1]の下位4ヒ゛ット)を出力する。その結果、巡回器55の出力信号は入力信号in[15:0]をLSB方向に4ビットローテイトした信号bsft({in[15-ins:0],in[15:16-ins]})をuレジスタ63及び合成器56に出力する。合成器56は演算器56から供給されたiss信号に基づき2入力信号をビット合成する。タイミング1では演算器57は合成器56に"4"((FPRAM[1]の下位4゛ット)−VRAMの最初に格納位置符号語の先頭位置))を出力する。その結果、合成器56はuレジスタの出力信号uqと巡回器56の出力信号を合成し信号mix({uq[16:16-iss+1],bsft[16-iss:0]})を第3のスイッチ59を介しmレジスタ62に供給する。
(3)タイミング2ではVRAM11のアドレス値"1"の信号が巡回器55に供給される。巡回器55は入力信号をlsb方向に4ビットローテイトし、uレジスタ63及び合成器56に出力する。タイミング2以降、演算器57は合成器56に"4"(FPRAM[1]の下位4ヒ゛ット)を出力する。その結果、合成器56はuレジスタの出力信号uqと巡回器56の出力信号を合成し信号mix({uq[16:13],bsft[12:0]})をmレジスタ62に供給する。lレジスタ61にはmレジスタ62の出力信号が供給される。
(4)タイミング3以降の処理は同一である。このタイミングから可変長符号語の検出が行われる。処理はEOBコードが検出されるか現在格納している固定領域の隙間が無くなるまで続けられる。累積加算器66には初期値としてNo.1のDCTブロックのFPRAMの記憶値("68")にRBP("8")が加算された値("76")がロードされる。符号長検出器66には初期値の下位4ビットが可変長符号語の先頭位置として入力される。タイミング3ではその値は"12"である。タイミング3以降、可変長符号語を1クロック単位で検出し累積加算していく。累積加算器67の下位4ビットの加算結果にキャリーS4が"0"の場合、lレジスタ61内に次の可変長符号語の先頭がまだ存在することを示す(タイミング5及び6)。この時、切り換え制御器65は第2〜4のスイッチ58〜60を黒丸側に切り換え、レジスタの内容をホールドする。S4が"1"の場合、切り換え制御器65は第2〜4のスイッチ58〜60を白丸側に切り換え、レジスタの内容を更新する。また、VRAM11から次のアドレスの値を読み込むとともにlレジスタ61の出力信号をFRAM10に格納する。
(5)本例ではタイミング7で累積加算器70の出力値が"116"となり、固定領域の容量値を越えるため処理は終了する。つまり、タイミング3〜7までのlレジスタ出力が、第1の出力端子69を経由してFRAM11のアドレス値11〜13に格納される。
【0071】図6に第2の例を示す。この例は図17でVRAM11からFRAM10に格納する符号語を"B"から始めた場合である。この場合、格納先のFRAM10の位置(MSBからEOBコードの次のビット位置までの距離="4")がVRAM11の格納符号語の位置(MSBから符号語"B"の先頭位置="8")より小さい。この場合、最初のアドレス値の内容をFRAM10の隙間に格納しても隙間が生じる。よって、図6のタイミング2のように第5のスイッチ64を黒丸側に切り換えmレジスタ62の出力信号を合成器56に供給する処理を行う。タイミング3以降の処理内容は第1の例と同じである。
【0072】以上説明したように可変長符号語を1CLK毎に検出し、2つのRAMの出力信号を合成する構成のため、Sta1,Sta2の処理が高速に実現できる。再生時も本構成のデータ制御器13を用い、FRAM10に格納された高域データHAC0,HAC1を分離しワード単位に繋ぎ合わせVRAM11に格納できる。この場合、タイミング0で巡回器55に供給する信号をVRAM11から読みだした信号にし、タイミング1以降をFRAM10から読み出した信号にすれば良い。また合成した結果のlレジスタ61出力はVRAM11に格納される。
【0073】以上のように本実施例によれば、第1及び第2のメモリと、第1及び第2のメモリから出力されたnビットの信号のどちらか一方を選択し、出力する第1のスイッチと、第1のスイッチの出力信号をlsb方向にビット単位で巡回する巡回器と、巡回器の出力信号を入力するか自らの出力値をホールドする第1のレジスタと、巡回器と出力信号のLSB側mビットと別途入力された信号のMSB側の(n−m)ビットを繋ぎ合わせ出力する合成器と、合成器の出力信号を入力するか自らの出力値をホールドする第2のレジスタと、第2のレジスタの出力信号を入力するか自らの出力値をホールドし、かつ出力信号を第1または第2のメモリに出力する第3のレジスタと、第1及び第2のレジスタから出力された信号のどちらか一方を選択し合成器に出力する第2のスイッチと、第2及び第3のレジスタの出力信号内の可変長符号の符号長を検出する符号長検出器と、符号長検出器の出力値を加算する累積加算値と、累積加算器の出力信号に基づき第1、第2、第3のレジスタの動作決定する制御器とを設けることで、FRAMとVRAMのデータを合成する場合、1クロック毎に符号語を検出し合成することができ、高域データの低域データとの合成/分離を行うフォーマット/デフォーマット処理の高速化が実現できる。しいては高画質映像信号のリアルタイム圧縮/伸長を可能にする。
【0074】次に、本発明の第3の実施例について説明する。図1は本装置における映像信号処理装置の構成図で、第1の発明と同一である。図4は第2のデータ制御器の構成図である。ただし、本発明のデータ制御器の構成は点線で囲んだ入力選択部の構成が異なる。図7は第3の映像信号処理装置の入力選択部のブロック図である。図7において、100はFRAMから読み出されたワード単位の信号が入力される第1の入力端子、101はVRAMから読み出された信号が入力される第2の入力端子、102は4ビット長のEOBコードを出力するEOBコード発生器である。103は第1及び第2のスイッチ100,101とEOBコード発生器102との3カ所から入力された信号から第3の入力端子103に供給された制御信号に基づき1信号を選択し、出力するスイッチである。図8は本発明の映像信号処理装置の動作説明図である。
【0075】以上のように構成された本発明の第3の映像信号処理装置について詳細に説明する。記録時の処理内容は第2の実施例と同一であるのでここでは説明を省略する。また、再生時の通常動作も第2の実施例と同一である。。本発明の特徴は以下の2つの場合の処理である。
(1)記録時に30DCTブロックの可変長符号語データが5シンクブロックの容量に格納を越えた5シンクブロックに対しデフォーマット作業を行う場合。この場合、5シンクブロックに格納しきれない可変長符号語データは記録時に破棄されている。そのため、デフォーマット処理では30DCTブロック全てにEOBコードが検出できない。つまり、可変長符号器5は可変符号語を復号する際、EOBコードのないDCTブロックに対しDCTブロック間の境界位置が分からず誤動作を起こす。本発明はこの誤動作を防止するため、画質劣化の最も少ない位置にEOBコードを挿入する。
(2)再生時、伝送器15に供給された信号に誤り多く、誤り訂正符号を用いても訂正出来ない場合。この場合、従来例では1フレーム以上前の誤りのなかった5シンクブロックと置き換えがなされた。本発明ではシンクブロック単位で1フレーム以上前のシンクブロックとの置き換えを行う。その結果、動きの激しい映像やビデオテープレコーダ等の高速再生時に過去の映像信号に置き換えられる確率を低下でき、画質劣化は低減する。しかし、1シンクブロック単位の修整(置き換え)を行うとHAC0とHAC1間で可変長符号語の不連続点が発生する。またEOBコードの紛失が発生する。この問題点を解決するため、本発明は画質劣化の最も少ない位置にEOBコードを挿入する。
【0076】EOBの挿入法について図4,図7及び図8を用いて説明する。第2の実施例で示したようにSta0の処理後、固定領域に欠けること無く格納された可変長符号語データの次の位置がFPRAM9に格納される。第2のデータ制御器13はEOBコードが未検出のDCTブロックに対してEOBコードの挿入を行う。第2のアドレス制御器14はFPRAM9に格納された値から最後の符号語の末尾位置のアドレスADXを算出する。タイミング0時にFRAM10のアドレスADXに格納された信号が、第1の入力端子100からスイッチ104を介してuレジスタ63に供給される。続いてタイミング1時、EOBコード発生器102から出力された4ビット長のEOBコードが同じくuレジスタ63に供給される。このタイミング以降、演算器57は巡回器55及び合成器56に制御信号ins,issとして"12"(EOBコードを挿入するmsbからの位置)を出力する。この結果。タイミング2ではmレジスタ62でEOBコードが可変長符号語の後に付加される。そして、タイミング3でlレジスタ61の出力信号は第1の出力端子69を介してFRAM10のアドレスADXに格納される。以上の処理をEOBコードがSta0の処理で検出できなかったDCTブロックに対して行う。この結果、EOBコードが可変符号語の次に挿入され、VLD時の誤動作は防止される。ただし高域データの一部が破棄される為、画質は若干劣化する。
(1)のケースで画質を最も劣化させない方法は、5シンクブロックに格納された有効な高域データを全てVRAM11に格納し。各DCTブロック毎にVRAM11に格納された高域データHAC0またはHAC1の最後の可変長符号語にEOBコードを挿入する方法である。また(2)のケースで画質を最も劣化させない方法は、各シンクブロック毎に格納された有効な高域データHAC0を全てVRAM11に格納し。各DCTブロック毎にVRAM11に格納された高域データHAC1の最後の可変長符号語にEOBコードを挿入する方法である。上記2つの方法は本発明の第2のデータ制御器13及びアドレス制御器14を用いれば実現できるできることは言うまでもない。
【0077】以上のように本実施例によれば、エンドブロックコードを出力するEOB発生器と、第1及び第2のメモリと、第1及び第2のメモリから出力されたnビットの2信号とEOB発生器から出力されたエンドブロックコードの内どれか1信号を選択し、出力する第1のスイッチと、第1のスイッチの出力信号をLSB方向にビット単位で巡回する巡回器と、巡回器の出力信号を入力するか自らの出力値をホールドする第1のレジスタと、巡回器と出力信号のLSB側mビットと別途入力された信号のMSB側の(n−m)ビットを繋ぎ合わせ出力する合成器と、合成器の出力信号を入力するか自らの出力値をホールドする第2のレジスタと、第2のレジスタの出力信号を入力するか自らの出力値をホールドし、かつ出力信号を第1または第2のメモリに出力する第3のレジスタと、第1及び第2のレジスタから出力された信号のどちらか一方を選択し合成器に出力する第2のスイッチと、第2及び第3のレジスタの出力信号内の可変長符号の符号長を検出する符号長検出器と、符号長検出器の出力値を加算する累積加算値と、累積加算器の出力信号に基づき第1,第2,第3のレジスタの動作決定する制御器とを設けることで、記録時にオーバーフローしたシンクブロックの安定は復号を可能にする。またエラーの残留したシンクブロックに対し1シンクブロック単位の修整(置き換え)が実行でき画質劣化を低減できる。
【0078】
【発明の効果】以上説明したように、本発明を用いることにより、第1に可変長符号語の高域データHACを一時的に格納するバッファメモリの容量を従来に比べ大幅に削減可能にする。そのためコスト的にも、回路面積的にも従来に比べ非常に有利な映像信号処理装置を提供する事ができる。
【0079】第2にFRAMとVRAMのデータを合成し、高域データを低域データの隙間に格納するフォーマット処理が、1クロック単位で合成及び可変長符号語の認識を可能とするため、高速処理を実現可能にする。そのため、リアルタイムでの高画質圧縮・伸長を実現する映像信号処理装置を提供する事ができる。
【0080】第3に従来再生時、伝送器でエラー訂正を行った結果訂正出来ない誤りが残留した場合は、1フレーム前の同一場所のデータに置き換える事で可変長復号時の誤動作を防止した。その結果、動きの激しい映像信号では大きな画質劣化の一因となった。しかし、本発明を用いることでマクロブロック単位で低域データだけの可変長符号データの復号や、低域データと高域データの一部(HAC0)だけの可変長符号データの復号等が可能となり、記録媒体がビデオテープレコーダ等1ビデオセグメント単位で完全に再生できない場合や記録再生系で発生する誤り率が高い場合の画質劣化を防止可能な映像信号処理装置を提供する事ができる。その効果は大なるものがある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013