米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 プリチャージ装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−114432
公開日 平成7年(1995)5月2日
出願番号 特願平5−260761
出願日 平成5年(1993)10月19日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 三宅 二郎 / 二宮 和貴 / 豊蔵 真木 / 内海 則夫 / ▲ぎ▼園 雅弘
要約 目的
トランジスタのしきい値電位を検出してプリチャージを終了することにより、信号線のプリチャージ電位を低くして、プリチャージに要する時間および信号線への信号の出力時間を短くし、消費電力を少なくする。

構成
直列に接続されたPチャンネルMOSトランジスタ7とNチャンネルMOSトランジスタ4、5から構成される検出回路2と、PチャンネルMOSトランジスタ10とNAND回路8と遅延回路11から構成されるプリチャージ制御回路3を備え、制御信号をトランジスタ7と4のゲートと遅延回路11に与え、信号線19にゲートを接続したトランジスタ5によってしきい値電位VTを検出した信号線6と遅延回路11の出力をNAND回路8に入力し、その出力をトランジスタ10のゲートに与え、信号線19のプリチャージの制御を行なう。
特許請求の範囲
【請求項1】ソースを第1の電源電位に接続され、ゲートを第1の制御信号に接続された第1の導電型の第1のトランジスタと、ソースを前記第1のトランジスタのドレインに接続され、ゲートを信号線に接続された第1の導電型の第2のトランジスタと、ソースを第2の電源電位に接続され、ドレインを前記第2のトランジスタのドレインに接続され、ゲートを前記第1の制御信号に接続された第2の導電型の第3のトランジスタと、第1の入力を第2の制御信号に接続され、第2の入力を前記第2のトランジスタのドレインに接続された論理手段と、ソースを第2の電源電位に接続され、ゲートを前記論理手段の出力に接続され、ドレインを前記信号線に接続された第2の導電型の第4のトランジスタとを備えたことを特徴とするプリチャージ装置。
【請求項2】前記第1の導電型のトランジスタはNチャンネルMOSトランジスタであり、前記第2の導電型のトランジスタはPチャンネルMOSトランジスタであり、前記論理手段はNAND回路であることを特徴とする請求項1記載のプリチャージ装置。
【請求項3】前記第1の導電型のトランジスタはPチャンネルMOSトランジスタであり、前記第2の導電型のトランジスタはNチャンネルMOSトランジスタであり、前記論理手段はNOR回路であることを特徴とする請求項1記載のプリチャージ装置。
【請求項4】ソースを第1の電源電位に接続され、ゲートを第1の制御信号に接続された第1の導電型の第1のトランジスタと、ソースを前記第1のトランジスタのドレインに接続され、ゲートを信号線に接続された第1の導電型の第2のトランジスタと、ソースを第2の電源電位に接続され、ドレインを前記第2のトランジスタのドレインに接続され、ゲートを前記第1の制御信号に接続された第2の導電型の第3のトランジスタと、ソースを第2の電源電位に接続され、ゲートを第2の制御信号に接続された第1の導電型の第4のトランジスタと、ソースを前記第4のトランジスタのドレインに接続され、ゲートを前記第2のトランジスタのドレインに接続され、ドレインを前記信号線に接続された第1の導電型の第5のトランジスタとを備えたことを特徴とするプリチャージ装置。
【請求項5】前記第1の導電型のトランジスタはNチャンネルMOSトランジスタであり、前記第2の導電型のトランジスタはPチャンネルMOSトランジスタであることを特徴とする請求項4記載のプリチャージ装置。
【請求項6】前記第1の導電型のトランジスタはPチャンネルMOSトランジスタであり、前記第2の導電型のトランジスタはNチャンネルMOSトランジスタであることを特徴とする請求項4記載のプリチャージ装置。
【請求項7】さらに、前記第1の制御信号を遅延させて、出力を前記第2の制御信号とする遅延手段を備えたことを特徴とする請求項1あるいは請求項4記載のプリチャージ装置。
【請求項8】前記第1のトランジスタのドレインと前記第2のトランジスタのソースの間に第1の導電型のトランジスタを挿入し、前記挿入されたトランジスタのソースを前記第1のトランジスタのドレインと接続し、前記挿入されたトランジスタのドレインとゲートを前記第2のトランジスタのソースと接続することを特徴とする請求項1あるいは請求項4記載のプリチャージ装置。
【請求項9】信号線の電位が所定電位を越えたことを検出して検出信号を出力する検出手段と、前記検出信号により前記信号線の電位が所定電位を越えたことが示されると、前記信号線のプリチャージを終了するプリチャージ制御手段とを備えたことを特徴とするプリチャージ装置。
【請求項10】前記所定電位がしきい値電位VTであることを特徴とするプリチャージ装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は半導体装置に用いられ、信号線に信号を出力する前に特定の電位に設定するプリチャージ装置に関する。
【0002】
【従来の技術】近年、高集積化と高速化が進む半導体集積回路において、長い信号線を駆動するのに要する時間が、高速化の大きな妨げとなっている。従来、長い信号線に複数の出力回路が接続されている場合、プリチャージ装置がよく用いられている。
【0003】以下図面を参照しながら、上記した従来のプリチャージ装置の一例について説明する。
【0004】図6は従来のプリチャージ装置を用いた半導体装置のブロック図を示すものである。図6において、100はプリチャージ装置であり、PチャンネルMOSトランジスタ101を備える。103はプリチャージ装置100によってプリチャージされる信号線である。トランジスタ101のソースには電源電位VDDが、ドレインには信号線103が、ゲートには制御信号102が接続されている。104および105は信号線103に信号を出力する出力装置である。106は信号線103に出力された信号を入力して適当な処理を行なう入力装置である。
【0005】図6を用いて動作を説明する。制御信号102が低電位の時、トランジスタ101が導通状態になり、信号線103は電源電位VDDにプリチャージされる。制御信号102が高電位になるとトランジスタ101は遮断状態となる。この時、出力装置104、105のいづれかが信号を出力する。出力装置104あるいは105は信号線103を駆動してグランド電位GNDに引き落とすか、あるいは駆動せずプリチャージされた電位を保持することによって、信号を入力装置106に伝える。
【0006】
【発明が解決しようとする課題】しかしながら上記のような構成では、プリチャージされる信号線は電源電位VDDまでプリチャージされるため、プリチャージに要する時間が長く、また、グランド電位GNDに駆動するのに要する時間も長いという問題点を有していた。
【0007】さらに、プリチャージした時の電位と出力装置が駆動したときの電位との差、つまり、電位振幅が大きいので、消費電力が大きいという問題点を有していた。
【0008】従って本発明は上記問題点に鑑み、信号線の電位振幅を小さくして、高速動作と低消費電力化を実現するプリチャージ装置を提供するものである。
【0009】
【課題を解決するための手段】上記問題点を解決するために本発明のプリチャージ装置は、信号線の電位が所定電位を越えたことを検出して検出信号を出力する検出手段と、前記検出信号により前記信号線の電位が所定電位を越えたことが示されると、前記信号線のプリチャージを終了するプリチャージ制御手段とを備えたものである。
【0010】また前記所定電位は、しきい値電位VTであることが望ましい。
【0011】
【作用】本発明は上記した構成によって、信号線が電源電位より低い所定電位に一定値を加えた電位にプリチャージされることとなる。
【0012】
【実施例】以下本発明の一実施例のプリチャージ装置について、図面を参照しながら説明する。
【0013】(実施例1)図1は本発明の第1の実施例におけるプリチャージ装置を用いた半導体装置のブロック図である。図1において、1は信号線19を充電するプリチャージ装置であり、20および21は信号線19に信号を出力する出力装置であり、30は信号線19に出力された信号を取り込んで処理を行なう入力装置である。
【0014】以上のように構成された半導体装置について、以下図1を用いてその動作を説明する。
【0015】プリチャージ装置1は検出回路2とプリチャージ制御回路3から構成される。検出回路2はNチャンネルMOSトランジスタ4および5と、PチャンネルMOSトランジスタ7で構成される。トランジスタ4、5、および7は直列に接続され、一方の端となるトランジスタ7のソースには電源電位VDDが、他方の端となるトランジスタ4のソースにはグランド電位GNDが与えられる。トランジスタ4のゲートとトランジスタ7のゲートには制御信号12が与えられる。トランジスタ5のゲートには信号線19が接続される。制御信号12が低電位の時に信号線6が高電位になり、制御信号12が高電位になって、信号線19の電位が低電位からトランジスタ5のしきい値電位VTを越えた時にトランジスタ5が導通状態になり、信号線6が低電位に変化して、信号線19がしきい値電位VTを越えたことが検出される。
【0016】プリチャージ制御回路3は遅延回路11とNAND回路8とPチャンネルMOSトランジスタ10から構成される。制御信号12を遅延回路11によって一定の時間、遅延させた信号と、検出回路2が出力する信号線6がNAND回路8に与えられ、NAND回路8の出力9はトランジスタ10のゲートに接続される。トランジスタ10のソースは電源電位VDDに、ドレインは信号線19に接続される。制御信号12が高電位になり、遅延回路11の出力が高電位になって、検出回路2の出力信号線6が高電位の間、NAND回路9の出力9は低電位になり、トランジスタ10が導通状態となり、信号線19の電位を上昇させる。信号線19がしきい値電位VTを越えると、信号線6が低電位になり、NAND回路8の出力9は高電位になって、トランジスタ10は遮断状態となり、信号線19の電位の上昇は止まり、プリチャージを終了する。この時、信号線19の電位は、信号線19がしきい値電位VTを越えたことを検出回路2が検出してからトランジスタ10が遮断状態になるまでの遅延時間の間に上昇した電位の分だけ、しきい値電位VTより高い電位になっている。
【0017】出力装置20は、信号の処理を行なう論理回路22と出力部26からなる。出力部26は、NチャンネルMOSトランジスタ23、24からなる。プリチャージ制御回路3により信号線19のプリチャージが終了した後、制御信号25が高電位になり、この時、論理回路22の出力が高電位であれば、信号線19の電位を低電位に引き下げ、論理回路22の出力が低電位であれば、信号線19の電位はそのまま保たれる。出力装置21も同様であるが、出力装置20と21は同時には信号線19へ出力を行なわない。
【0018】入力装置30は、入力部37と、入力した信号の処理を行なう論理回路32からなる。入力部37は、NチャンネルMOSトランジスタ33、34とPチャンネルMOSトランジスタ35からなる。制御信号36が低電位の時、トランジスタ35によって、信号線38は高電位にされる。制御信号36が高電位になると、トランジスタ35は遮断状態に、トランジスタ33は導通状態になり、信号線19がしきい値電位VTより高ければ、トランジスタ34も導通状態となり、信号線38は低電位に引き落とされ、信号線19がしきい値電位VTより低ければ、トランジスタ34は遮断状態で信号線38は高電位を保つ。このようにして信号線38に出力されている信号を取り込み、論理回路32で処理が行なわれる。
【0019】図2に、図1に示す実施例の半導体装置の主な信号線の電位の変化を示す。図2の信号線19の波形で、実線のものは、図1に示す実施例の信号線19の波形であり、破線のものは、図5に示す従来例の信号線19の波形である。時刻t1で制御信号12が高電位になり、遅延回路11で遅延された後、時刻t2から信号線19のプリチャージが開始される。信号線6は制御信号12が低電位の間に充電されていて、高電位になっている。信号線19が時刻t3でしきい値電位VTに達するとトランジスタ5が導通状態になり、信号線6の電位を下げる。信号線6が低電位になると、NAND回路8の出力9が高電位になり、時刻t4で信号線19のプリチャージが終了する。
【0020】次に、出力装置20が信号線19を低電位に駆動する場合を説明する。出力装置20の論理回路22の出力は高電位である。制御信号25を、制御信号12を反転した信号とする。時刻t5で制御信号12が低電位、つまり制御信号25が高電位になると、出力装置20のトランジスタ23、24が導通状態になり、信号線19の電位を下げ始める。入力装置30の信号線38は、制御信号36を低電位にすることによって、予め高電位になっている。時刻t6で、信号線19の電位がしきい値電位VTより低くなった後、トランジスタ34は遮断状態となり、制御信号36の電位を高電位にしても、信号線38は高電位を保つ。これで、論理回路32は出力装置20の出力を、信号線38の電位として受け取る。図2の信号線19の破線の波形で示すように、従来例では遅延回路11がないので信号線19のプリチャージの開始は早いが、電源電位VDDまで充電するため長い時間を要する。信号線19を低電位に駆動する場合は、電源電位VDDとしきい値電位VTの電位差が大きいため、信号線19の電位がVTに達するまでの時間が長くなる。このように、本発明の実施例の方がプリチャージに要する時間と、信号線19がしきい値電位VTより低くなるまでの時間は共に短く、制御信号12の周期を短くでき、高速な処理が可能となる。
【0021】次に、出力装置20の論理回路22の出力が低電位の場合、時刻t7で、制御信号12が低電位に変化し、制御信号25が高電位になった時、トランジスタ23は遮断状態なので、信号線19は電位を保持する。したがって、トランジスタ34は導通状態となり、制御信号36が時刻t8で高電位になると信号線38が低電位になり、論理回路32がこれを受け取って、処理を行なう。次に、制御信号12が高電位になった時、信号線19はしきい値VTより高い電位を保持しているので、すぐに、信号線6は低電位になり、遅延回路11の出力が時刻t9で高電位になっても、NAND回路9の出力9は高電位のままで、トランジスタ10は遮断状態で、信号線19の電位は変わらない。
【0022】このように、検出回路によって、信号線がしきい値電位VTを越えたことを検出して、プリチャージを終了することによって、信号線の電位はVTに一定値を加えた値になり、従来、電源電位VDDまでプリチャージしていた場合と比べ、消費電力は小さくなり、プリチャージに要する時間および、出力回路がプリチャージされた電位からVTより低い電位へ引き下げるのに要する時間も極めて短くなる。また、プリチャージの電位はVTに一定値を加えた値であるので、ノイズにも強い。この一定値はNAND回路8の遅延を変えることによって調整することができる。また、検出回路が検出する電位を変えることによって、ノイズに対する許容範囲を変えることができる。図3に検出する電位を変えた検出回路の一例の回路図を示す。図3において、50は検出回路であり、図1の検出回路2との違いは、トランジスタ4とトランジスタ5の間にNチャンネルMOSトランジスタ51を挿入した点である。トランジスタ51のゲートはトランジスタ51のドレインに接続されている。これにより、トランジスタ51のドレイン、つまり、信号線52の電位は、電源電位GNDよりしきい値電位VTだけ高い電位に保たれる。したがって、トランジスタ5が導通状態になるのは、信号線19がしきい値電位VTの2倍になったときである。
【0023】また、半導体装置の製造時に、図1における検出回路のトランジスタ5のしきい値電位と入力装置30のトランジスタ34のしきい値電位を変えることによっても、ノイズに対する許容範囲を変えることができる。
【0024】(実施例2)以下本発明の第2の実施例について図面を参照しながら説明する。
【0025】図4は本発明のプリチャージ装置を用いた半導体装置の第2の実施例のブロック図である。
【0026】図1に示す半導体装置との違いは、プリチャージ装置60のプリチャージ制御回路61の構成が、図1のプリチャージ制御回路3と異なる点である。
【0027】同図において、プリチャージ制御回路61はNチャンネルMOSトランジスタ62、63から構成されている。直列に接続されたトランジスタ62と63の一方の端は電源電位VDDに、他方の端は信号線19に接続されている。トランジスタ62のゲートには制御信号64が接続され、トランジスタ63のゲートには検出回路2の信号線6が接続されている。図1の実施例では、制御信号12を遅延させた信号をプリチャージの制御に用いたが、図4では独立した制御信号64を用いて、柔軟な制御を可能としている。なお、図1に示す方法と同様に、制御信号64は制御信号12を遅延させて生成しても良い。
【0028】制御信号12が低電位から高電位となり、制御信号64が高電位になると、信号線6は高電位を保っているので、トランジスタ62および63は導通状態となり、信号線19のプリチャージが開始される。信号線19の電位が上昇し、トランジスタ5のしきい値電位VTに達すると、トランジスタ5が導通状態となり、信号線6が低電位になって、トランジスタ63が遮断状態となり、プリチャージが終了し、第1の実施例と同様に信号線19のプリチャージの電位をしきい値電位VTに一定値を加えた電位にし、プリチャージに要する時間および信号の出力に要する時間を短くし、消費電力を少なくすることができる。また、信号線6とトランジスタ63の間に遅延回路を挿入することによって、プリチャージを終了させるタイミングを送らせて、プリチャージの電位を大きくして、ノイズに対する許容範囲を大きくすることもできる。
【0029】なお、第1の実施例において、図1の入力装置30を図3に示す構成に変更しても良かったように、第2の実施例においても、図4の入力装置30を図3に示す構成に変更しても良いことは言うまでもない。
【0030】なお、第1および第2の実施例では、信号線19に信号を出力する前に高電位にすることをプリチャージとしたが、逆に低電位にすることをプリチャージとしてもよい。これは、図1あるいは図4の半導体装置において、PチャンネルMOSトランジスタをNチャンネルMOSトランジスタとし、NチャンネルMOSトランジスタをPチャンネルMOSトランジスタとして、電源電位VDDをグランド電位GNDとし、グランド電位GNDを電源電位VDDとし、NAND回をNOR回路とすることによって、実現することができる。例えば、第1の実施例の場合の半導体装置の構成を図5に示す。
【0031】
【発明の効果】以上のように本発明は、所定電位を検出する検出手段と、検出されるとプリチャージを終了するプリチャージ制御手段を設けることにより、信号線のプリチャージ電位を低くして、プリチャージに要する時間および信号線への信号の出力時間を短くし、消費電力を少なくすることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013