米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 情報処理装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−105122
公開日 平成7年(1995)4月21日
出願番号 特願平5−247891
出願日 平成5年(1993)10月4日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 森河 徹 / 鈴木 正人
要約 目的
命令の読出しとオペランドのロード/ストアのバス競合による性能劣化を回避することができる情報処理装置を提供すること。

構成
命令実行部102は、命令の読出しと外界の装置(例:メモリ)からオペランドのロードを同時に行う時は、バススイッチ105で命令アドレスバス107とオペランドアドレスバス109とを、また命令データバス108とオペランドデータバス110とを切断し、命令アドレスバス107を介して内蔵ROM103に命令アドレスを渡し、命令データバス108を介して命令データを受け取る。この間命令実行部102は同様にオペランドアドレスバス109、外部バス制御部106及び外部アドレスバス111を介して外界の装置(例:メモリ)にオペランドアドレスを渡し、外部データバス112、外部バス制御部106及びオペランドデータバス110を介してオペランドデータのロードすることができる。
特許請求の範囲
【請求項1】少なくとも1つの命令からなるプログラムを格納する命令記憶手段と、前記命令を実行する時に使用するオペランドを格納するオペランド記憶手段と、命令を解読し実行する命令実行手段と、前記命令記憶手段と前記命令実行手段とに接続され、前記命令実行手段で解読され実行される命令を転送する第一転送路と、前記オペランド記憶手段と前記命令実行手段とに接続され、前記命令実行手段で使用されるオペランドを転送する第二転送路と、前記第一転送路と前記第二転送路とを接合または切断する転送路接断手段と、前記第二転送路に接続され、外界と前記第二転送路との間で情報の転送を行う外部転送手段とを備え、前記転送路接断手段が、外界に対して命令の読み出しを行う場合に接続の状態に制御され、その他の場合に切断の状態に制御されることを特徴とする情報処理装置。
【請求項2】少なくとも1つの命令からなるプログラムおよび前記命令を実行する時に使用するオペランドの一方もしくは両方を格納する第一記憶手段と、少なくとも1つの命令からなるプログラムおよび前記命令を実行する時に使用するオペランドの一方もしくは両方を格納する第二記憶手段と、命令を解読し実行する命令実行手段と、前記第一記憶手段と前記命令実行手段とに接続され、前記命令実行手段で解読され実行される命令を転送する第一転送路と、前記第二記憶手段と前記命令実行手段とに接続され、前記命令実行手段で使用されるオペランドを転送する第二転送路と、前記第一転送路と前記第二転送路とを接合または切断する転送路接断手段と、前記第二転送路に接続され、外界と前記第二転送路との間で情報の転送を行う外部転送手段とを備え、前記転送路接断手段が、外界に対して命令の読み出しを行う場合と、前記第一記憶手段に対してオペランドの読み出しもしくは書き込みを行う場合と、前記第二記憶手段に対して命令の読み出しを行う場合とに接続の状態に制御され、その他の場合に切断の状態に制御されることを特徴とする情報処理装置。
【請求項3】少なくとも1つの命令からなるプログラムを格納する命令記憶手段と、前記命令を実行する時に使用するオペランドを格納するオペランド記憶手段と、命令を解読し実行する命令実行手段と、前記命令記憶手段と前記命令実行手段とに接続され、前記命令実行手段で解読され実行される命令を転送する第一転送路と、前記オペランド記憶手段と前記命令実行手段とに接続され、前記命令実行手段で使用されるオペランドを転送する第二転送路と、前記第一転送路と前記第二転送路とを接合または切断する転送路接断手段と、前記第一転送路に接続され、外界と前記第一転送路との間で情報の転送を行う外部転送手段とを備え、前記転送路接断手段が、外界に対してオペランドの読み出しもしくは書き込みを行う場合に接続の状態に制御され、その他の場合に切断の状態に制御されることを特徴とする情報処理装置。
【請求項4】少なくとも1つの命令からなるプログラムおよび前記命令を実行する時に使用するオペランドの一方もしくは両方を格納する第一記憶手段と、少なくとも1つの命令からなるプログラムおよび前記命令を実行する時に使用するオペランドの一方もしくは両方を格納する第二記憶手段と、命令を解読し実行する命令実行手段と、前記第一記憶手段と前記命令実行手段とに接続され、前記命令実行手段で解読され実行される命令を転送する第一転送路と、前記第二記憶手段と前記命令実行手段とに接続され、前記命令実行手段で使用されるオペランドを転送する第二転送路と、前記第一転送路と前記第二転送路とを接合または切断する転送路接断手段と、前記第一転送路に接続され、外界と前記第一転送路との間で情報の転送を行う外部転送手段とを備え、前記転送路接断手段が、外界に対してオペランドの読み出しもしくは書き込みを行う場合と、前記第二記憶手段に対して命令の読み出しを行う場合と、前記第一記憶手段に対してオペランドの読み出しもしくは書き込みを行う場合とに接続の状態に制御され、その他の場合に切断の状態に制御されることを特徴とする情報処理装置。
【請求項5】少なくとも1つの命令からなるプログラムを格納する命令記憶手段と、前記命令を実行する時に使用するオペランドを格納するオペランド記憶手段と、命令を解読し実行する命令実行手段と、前記命令記憶手段と前記命令実行手段とに接続され、前記命令実行手段で解読され実行される命令を転送する第一転送路と、前記オペランド記憶手段と前記命令実行手段とに接続され、前記命令実行手段で使用されるオペランドを転送する第二転送路と、前記命令実行手段で解読され実行される命令または前記命令実行手段で使用されるオペランドを選択的に転送する第三転送路と、前記第三転送路を前記第一転送路及び前記第二転送路のいずれか一方を選択して接続する転送路選択手段と、前記第三転送路に接続され、外界と前記第三転送路との間で情報の転送を行う外部転送手段とを備え、前記転送路選択手段が、外界に対して命令の読み出しを行う場合に前記第一転送路を選択する状態に制御され、外界に対してオペランドの読み出しもしくは書き込みを行う場合に前記第二転送路を選択する状態に制御されることを特徴とする情報処理装置。
【請求項6】少なくとも1つの命令からなるプログラムおよび前記命令を実行する時に使用するオペランドの一方もしくは両方を格納する第一記憶手段と、少なくとも1つの命令からなるプログラムおよび前記命令を実行する時に使用するオペランドの一方もしくは両方を格納する第二記憶手段と、命令を解読し実行する命令実行手段と、前記第一記憶手段と前記命令実行手段とに接続され、前記命令実行手段で解読され実行される命令を転送する第一転送路と、前記第二記憶手段と前記命令実行手段とに接続され、前記命令実行手段で使用されるオペランドを転送する第二転送路と、前記命令実行手段で解読され実行される命令または前記命令実行手段で使用されるオペランドを選択的に転送する第三転送路と、前記第三転送路を前記第一転送路及び前記第二転送路のいずれか一方を選択して接続する転送路選択手段と、前記第三転送路に接続され、外界と前記第三転送路との間で情報の転送を行う外部転送手段とを備え、前記転送路接断手段が、前記第二記憶手段に対して命令の読み出しを行う場合と、前記第一記憶手段に対してオペランドの読み出しもしくは書き込みを行う場合とに接続の状態に制御され、その他の場合に切断の状態に制御されるとともに、前記転送路選択手段が、外界に対して命令の読み出しを行う場合に前記第一転送路を選択する状態に制御され、外界に対してオペランドの読み出しもしくは書き込みを行う場合に前記第二転送路を選択する状態に、制御されることを特徴とする情報処理装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明はストアードプログラム方式の情報処理装置に関するものである。さらには、バス構造をとる情報処理装置に関するものである。
【0002】
【従来の技術】従来の情報処理装置としては、シングルバス構造マイクロコンピュータがある。このシングルバス構造マイクロコンピュータは、命令実行部と2つのメモリとに接続する1組のアドレスバス、データバスを有し、外部バス制御部を介して外部との入出力を行う。以下図面を参照しながら、上記した従来のシングルバス構造マイクロコンピュータについて説明する。
【0003】図4は従来のシングルバス構造マイクロコンピュータのブロック図を示すものである。図4において、401はシングルバス構造マイクロコンピュータである。402は命令実行部、403は内蔵ROM、404は内蔵RAM、405は外部バス制御部、406はアドレスバスであり、407はデータバスである。アドレスバス406とデータバス407は命令実行部402と内蔵ROM403と内蔵RAM404と外部バス制御部405とを接続する。409は外部アドレスバス、410は外部データバスである。外部バス制御部405は外部アドレスバス409と外部データバス410とを介して外界の装置(例えばメモリ)との入出力を行う。
【0004】以上のように構成された従来のシングルバス構造マイクロコンピュータについて、以下その動作を説明する。なお、内蔵ROM403は命令を、内蔵RAM404はオペランドを格納するものとする。
【0005】命令実行部402はアドレスバス406に命令アドレスを渡し、内蔵ROM403はアドレスバス406から命令アドレスを受け取った後データバス407に命令データを渡し、命令実行部402はデータバス407から命令データを受け取り命令の解読と実行とを行う。命令を解読した結果、オペランドデータのロードが必要な場合、命令実行部402はアドレスバス406にオペランドアドレスを渡し、内蔵RAM404はアドレスバス406からオペランドアドレスを受け取った後、オペランドデータをデータバス407に渡し、命令実行部402はデータバス407からオペランドデータを受け取る。また命令を解読した結果、オペランドデータのストアが必要な場合、命令実行部402はアドレスバス406にオペランドアドレスを、またデータバス407にオペランドデータを渡し、内蔵RAM404はアドレスバス406からオペランドアドレスを、またデータバス407からオペランドデータを受け取る。
【0006】シングルバス構造マイクロコンピュータ401が外界の装置(例えばメモリ)から命令データの読出しを行う場合、命令実行部402はアドレスバス406に命令アドレスを渡し、外部バス制御部405はアドレスバス406から命令アドレスを受け取った後外部アドレスバス409に命令アドレスを渡し、外界の装置(例えばメモリ)は外部アドレスバス409から命令アドレスを受け取った後命令データを外部データバス410に渡し、外部バス制御部405は外部データバス410から命令データを受け取った後データバス407に命令データを渡し、命令実行部402はデータバス407から命令データを受け取り命令の解読と実行とを行う。シングルバス構造マイクロコンピュータ401が外界の装置(例えばメモリ)に対し*オペランドデータのロードを行う場合、命令実行部402はアドレスバス406にオペランドアドレスを渡し、外部バス制御部405はアドレスバス406からオペランドアドレスを受け取った後外部アドレスバス409にオペランドアドレスを渡し、外界の装置(例えばメモリ)は外部アドレスバス409からオペランドアドレスを受け取った後オペランドデータを外部データバス410に渡し、外部バス制御部405は外部データバス410からオペランドデータを受け取った後データバス407にオペランドデータを渡し、命令実行部402はデータバス407からオペランドデータを受け取る。また、シングルバス構造マイクロコンピュータ401が外界の装置(例えばメモリ)からオペランドデータのストアを行う場合、命令実行部402はアドレスバス406にオペランドアドレスを、またデータバス407にオペランドデータを渡し、外部バス制御部405はアドレスバス406からオペランドアドレスを、またデータバス407からオペランドデータを受け取った後外部アドレスバス409にオペランドアドレスを、また外部データバス410にオペランドデータを渡し、外界の装置(例えばメモリ)は外部アドレスバス409からオペランドアドレスを、また外部データバス410からオペランドデータを受け取る。
【0007】また従来の情報処理装置としては、外部多重バス構造マイクロコンピュータがある。この外部多重バス構造マイクロコンピュータは、命令実行部と2つのメモリ個々に接続する2組のアドレスバス、データバスを有し、それぞれ外部バス制御部を介して外部との入出力を行う。以下図面を参照しながら、上記した従来の外部多重バス構造マイクロコンピュータについて説明する。
【0008】図5は従来の外部多重バス構造マイクロコンピュータのブロック図を示すものである。図5において、501は外部多重バス構造マイクロコンピュータである。502は命令実行部、503は内蔵ROM、504は内蔵RAM、505は外部命令バス制御部、506は外部オペランドバス制御部、507は命令アドレスバス、508は命令データバスである。命令アドレスバス507と命令データバス508とは命令実行部502と内蔵ROM503と外部命令バス制御部505とを接続する。また509はオペランドアドレスバス、510はオペランドデータバスである。オペランドアドレスバス509とオペランドデータバス510とは命令実行部502と内蔵RAM504と外部オペランドバス制御部506とを接続する。513は外部命令アドレスバス、514は外部命令データバスである。外部命令バス制御部505は外部命令アドレスバス513と外部命令データバス514とを介して外界の装置(例えばメモリ)から命令データの読みだしを行う。515は外部オペランドアドレスバス、516は外部オペランドデータバスである。外部オペランドバス制御部506は外部オペランドアドレスバス515と外部オペランドデータバス516とを介して外界の装置(例えばメモリ)との間でオペランドデータの入出力を行う。
【0009】以上のように構成された従来の外部多重バス構造マイクロコンピュータについて、以下その動作を説明する。なお、内蔵ROM503は命令を、内蔵RAM504はオペランドを格納するものとする。
【0010】命令実行部502は命令アドレスバス507に命令アドレスを渡し、内蔵ROM503は命令アドレスバス507から命令アドレスを受け取った後命令データバス508に命令データを渡し、命令実行部502は命令データバス508から命令データを受け取り命令の解読と実行を行う。命令を解読した結果、オペランドデータのロードが必要な場合、命令実行部502はオペランドアドレスバス509にオペランドアドレスを渡し、内蔵RAM504はオペランドアドレスバス509からオペランドアドレスを受け取った後内蔵RAM504からオペランドデータをオペランドデータバス510に渡し、命令実行部502はオペランドデータバス510からオペランドデータを受け取る。また命令を解読した結果、オペランドデータのストアが必要な場合、命令実行部502はオペランドアドレスバス509にオペランドアドレスを、またオペランドデータバス510にオペランドデータを渡し、内蔵RAM504はオペランドアドレスバス509からオペランドアドレスを、またオペランドデータバス510からオペランドデータを受け取る。
【0011】外部多重バス構造マイクロコンピュータ501が外界の装置(例えばメモリ)に対し命令データの読出しを行う場合、命令実行部502は命令アドレスバス507に命令アドレスを渡し、外部命令バス制御部505は命令アドレスバス507から命令アドレスを受け取った後外部命令アドレスバス513に命令アドレスを渡し、外界の装置(例えばメモリ)は外部命令アドレスバス513から命令アドレスを受け取った後命令データを外部命令データバス514に渡し、外部命令バス制御部505は外部命令データバス514から命令データを受け取った後命令データバス508に命令データを渡し、命令実行部502は命令データバス508から命令データを受け取り命令の解読と実行を行う。外部多重バス構造マイクロコンピュータ501が外界の装置(例えばメモリ)からオペランドデータのロードを行う場合、命令実行部502はオペランドアドレスバス509にオペランドアドレスを渡し、外部オペランドバス制御部506はオペランドアドレスバス509からオペランドアドレスを受け取った後外部オペランドアドレスバス515にオペランドアドレスを渡し、外界の装置(例えばメモリ)は外部オペランドアドレスバス515からオペランドアドレスを受け取った後オペランドデータを外部オペランドデータバス516に渡し、外部オペランドバス制御部506は外部オペランドデータバス516からオペランドデータを受け取った後オペランドデータバス510にオペランドデータを渡し、命令実行部502はオペランドデータバス510からオペランドデータを受け取る。また、外部多重バス構造マイクロコンピュータ501から、外界の装置(例えばメモリ)に対しオペランドデータのストアを行う場合、命令実行部502はオペランドアドレスバス509にオペランドアドレスを、またオペランドデータバス510にオペランドデータを渡し、外部オペランドバス制御部506はオペランドアドレスバス509からオペランドアドレスを、またオペランドデータバス510からオペランドデータを受け取った後外部オペランドアドレスバス515にオペランドアドレスを、また外部オペランドデータバス516にオペランドデータを渡し、外界の装置(例えばメモリ)は外部オペランドアドレスバス515からオペランドアドレスを、また外部オペランドデータバス516からオペランドデータを受け取る。
【0012】
【発明が解決しようとする課題】しかしながら上記のようなシングルバス構造マイクロコンピュータでは、内蔵ROM403からの命令データの読出し及び内蔵RAM404に対するオペランドデータのロードとストアを共にアドレスバス406とデータバス407とを用いて行うため、命令実行部402が内蔵ROM403から命令データを読出している間は常に、命令実行部402における内蔵RAM404に対するオペランドデータのロードもしくはストアが待たされるか、もしくは、命令実行部402が内蔵RAM404に対してオペランドデータのロードもしくはストアを行っている間は常に、命令実行部402における内蔵ROM403から命令データを読出しが待たされることになる。そのために命令の実行時間が遅延し、性能が劣化するという問題点を有していた。
【0013】上記の問題点は外部多重バス構造マイクロコンピュータによって解決される。しかしながら従来の外部多重バス構造マイクロコンピュータでは、外界の装置(例えばメモリ)に対する入出力を外部命令バス制御部505と外部オペランドバス制御部506とを介して外部命令アドレスバス513、外部命令データバス514、外部オペランドアドレスバス515、及び外部オペランドデータバス516で行うため外部バスの制御を行うハードウェア量が増大するほか、入出力のインターフェイスの数が増加するため外部多重バス構造マイクロコンピュータ501をLSIチップで構成する場合は端子数の増加によるコスト上昇と消費電力の増大を招くという新たな問題点を有していた。
【0014】本発明は上記問題点を改善するためのもので、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェアの量をいずれも増大させることなく、内蔵ROMからの命令データの読出しと内蔵RAMに対するオペランドデータのロードもしくはストアとを同時に行うことができる情報処理装置を提供することを目的とする。さらに本発明は、命令データ及びオペランドデータのいずれかが外界の装置(例えばメモリ)に格納される場合においても、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェアの量をいずれも増大させることなく、命令データの読出しとオペランドデータのロードもしくはストアとを同時に行うことができる情報処理装置を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明は、上記目的を達成するために、その第1の発明は、少なくとも1つの命令からなるプログラム及び命令を実行するときに使用するオペランドの一方もしくは両方を格納する第一記憶手段及び第二記憶手段と、命令を解読し実行する命令実行手段と、命令実行手段で解読され実行される命令を転送する第一転送路と、命令実行手段で使用されるオペランドを転送する第二転送路と、第一転送路と第二転送路とを接合または切断する転送路接断手段と、外界と第二転送路との間で情報の転送を行う外部転送手段とを備えた情報処理装置である。
【0016】第2の発明は、少なくとも1つの命令からなるプログラム及び命令を実行するときに使用するオペランドの一方もしくは両方を格納する第一記憶手段及び第二記憶手段と、命令を解読し実行する命令実行手段と、命令実行手段で解読され実行される命令を転送する第一転送路と、命令実行手段で使用されるオペランドを転送する第二転送路と、第一転送路と第二転送路とを接合または切断する転送路接断手段と、外界と第一転送路との間で情報の転送を行う外部転送手段とを備えた情報処理装置である。
【0017】第3の発明は、少なくとも1つの命令からなるプログラム及び命令を実行するときに使用するオペランドの一方もしくは両方を格納する第一記憶手段及び第二記憶手段と、命令を解読し実行する命令実行手段と、命令実行手段で解読され実行される命令を転送する第一転送路と、命令実行手段で使用されるオペランドを転送する第二転送路と、第一転送路及び第二転送路のいずれか一方を選択する転送路選択手段と、その選択された転送路と外界との間で情報の転送を行う外部転送手段とを備えた情報処理装置である。
【0018】
【作用】第1の発明は、前記した構成により、第一転送路により命令実行手段で解読され実行される命令を転送し、第二転送路により命令実行手段で使用されるオペランドを転送することにより、第一記憶手段からの命令の読出しと第二記憶手段に対するオペランドのロードもしくはストアとを同時に行うことができる。さらに、外部転送手段と第二転送路とにより命令実行手段で使用されるオペランドを外界との間で転送することにより、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェアの量をいずれも増大させることなく、第一記憶手段からの命令データの読出しと外界に対するオペランドのロードもしくはストアとを同時に行うことができる。
【0019】第2の発明は、前記した構成により、第一転送路により命令実行手段で解読され実行される命令を転送し、第二転送路により命令実行手段で使用されるオペランドを転送することにより、第一記憶手段からの命令の読出しと第二記憶手段に対するオペランドのロードもしくはストアとを同時に行うことができる。さらに、外部転送手段と第一転送路とにより命令実行手段で解読される命令を外界との間で転送することにより、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェアの量をいずれも増大させることなく、外界からの命令データの読出しと第二記憶手段からのオペランドデータのロードもしくはストアとを同時に行うことができる。
【0020】第3の発明は、前記した構成により、第一転送路により命令実行手段で解読され実行される命令を転送し、第二転送路により命令実行手段で使用されるオペランドを転送することにより、第一記憶手段からの命令の読出しと第二記憶手段に対するオペランドのロードもしくはストアとを同時に行うことができる。さらに、外部転送手段と第一転送路とにより命令実行手段で解読される命令を外界との間で転送するか、外部転送手段と第二転送路とにより命令実行手段で使用されるオペランドを外界との間で転送することにより、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェアの量をいずれも増大させることなく、外界からの命令データの読出しと第二記憶手段からのオペランドデータのロードもしくはストアと、もしくは第一記憶手段からの命令データの読出しと外界に対するオペランドのロードもしくはストアとをいずれも同時に行うことができる。
【0021】
【実施例】以下本発明の第1の実施例の情報処理装置について、図面を参照しながら説明する。
【0022】図1は本発明の第1の実施例における情報処理装置のブロック図を示すものである。図1において、101はマイクロコンピュータである。102は命令を解読して実行する命令実行部、103は複数の命令からなるプロ0.グラムを格納する内蔵ROM、104は命令を実行する際のオペランドを格納する内蔵RAM、105は2組のバスの接続を接合もしくは切断するバススイッチ(図ではBSと示す)、106はマイクロコンピュータ101と外界とのインタフェースを行う外部バス制御部、107は命令アドレスバス、108は命令データバスである。命令アドレスバス107と命令データバス108とは命令実行部102と内蔵ROM103とバススイッチ105とを接続し、命令の転送を行う。109はオペランドアドレスバス、110はオペランドデータバスである。オペランドアドレスバス109とオペランドデータバス110とは命令実行部102と内蔵RAM104とバススイッチ105と外部バス制御部106とを接続し、オペランドの転送を行う。バススイッチ105は命令アドレスバス107とオペランドアドレスバス109との間及び命令データバス108とオペランドデータバス110の間の接続を接合もしくは切断する。111は外部アドレスバスであり、112は外部データバスである。外部バス制御部106は外部アドレスバス111と外部データバス112とを介して外界に対して命令データの読出し及びオペランドデータの入出力を行う。
【0023】以上のように構成された本発明の第一の実施例における情報処理装置について、以下その動作を説明する。
【0024】1つの命令が読み出されてから実行されるまでの手順を示す。
(1)命令の読出し・内蔵ROM103から命令が読出される場合バススイッチ105は命令アドレスバス107とオペランドアドレスバス109との間及び命令データバス108とオペランドデータバス110との間の接続を切断する。命令実行部102は命令アドレスバス107を介して内蔵ROM103に命令アドレスを渡し、内蔵ROM103は命令アドレスを受け取った後命令データバス108を介して命令実行部102に命令データの受け渡しを行う。
・外界から命令が読出される場合バススイッチ105は命令アドレスバス107とオペランドアドレスバス109との間及び命令データバス108とオペランドデータバス110との間の接続を接合する。命令実行部102は命令アドレスバス107、オペランドアドレスバス109、外部命令バス制御部106及び外部アドレスバス111を介して外界の装置(例えばメモリ)に命令アドレスを渡し、外界の装置(例えばメモリ)は命令アドレスを受け取った後外部データバス112、外部命令バス制御部106、オペランドデータバス110及び命令データバス108を介して命令実行部102に命令データの受け渡しを行う。
(2)命令の解読命令実行部102は、命令データバス108から命令データを受け取り解読する。
(3)命令の実行・オペランドのロード及びストアが必要でない場合命令実行部102は、内部に有する資源のみをオペランドとして命令の実行を行う。
・内蔵RAM104からオペランドのロードが必要な場合バススイッチ105は命令アドレスバス107とオペランドアドレスバス109との間及び命令データバス108とオペランドデータバス110との間の接続を切断する。命令実行部102はオペランドアドレスバス109を介して内蔵RAM104にオペランドアドレスを渡し、内蔵RAM104はオペランドアドレスを受け取った後オペランドデータバス110を介して命令実行部102に命令データの受け渡しを行う。
・内蔵RAM104に対してオペランドのストアが必要な場合バススイッチ105は命令アドレスバス107とオペランドアドレスバス109との間及び命令データバス108とオペランドデータバス110との間の接続を切断する。命令実行部102はオペランドアドレスバス109を介して内蔵RAM104にオペランドアドレスの受け渡しを行い、またオペランドデータバス110を介して内蔵RAM104にオペランドデータの受け渡しを行う。
・外界に対してオペランドのロードが必要な場合バススイッチ105は命令アドレスバス107とオペランドアドレスバス109との間及び命令データバス108とオペランドデータバス110との間の接続を切断する。命令実行部102はオペランドアドレスバス109、外部バス制御部106及び外部アドレスバス111を介して外界の装置(例えばメモリ)にオペランドアドレスを渡し、外界の装置(例えばメモリ)はオペランドアドレスを受け取った後外部データバス112、外部バス制御部106及びオペランドデータバス110を介して命令実行部102にオペランドデータの受け渡しを行う。
・外界に対してオペランドのストアが必要な場合バススイッチ105は命令アドレスバス107とオペランドアドレスバス109との間及び命令データバス108とオペランドデータバス110との間の接続を切断する。命令実行部102はオペランドアドレスバス109、外部バス制御部106及び外部アドレスバス111を介して外界の装置(例えばメモリ)にオペランドアドレスを渡し、またオペランドデータバス110、外部バス制御部106及び外部データバス112を介して外界の装置(例えばメモリ)にオペランドデータを渡す。マイクロコンピュータ101は上記の手順を繰り返すことにより内蔵ROM103もしくは外界に格納されたプログラムを実行する。
【0025】以上のように構成された本実施例によれば、アドレスバスを命令アドレスバス107、オペランドアドレスバス109に分割し、またデータバスを命令データバス108、オペランドデータバス110に分割し、命令アドレスバス107とオペランドアドレスバス109との、また命令データバス108とオペランドデータバス110との接合もしくは切断を行うバススイッチ105を設けることにより、命令実行部102が内蔵ROM103から命令データを読出している間においても、命令実行部102は内蔵RAM104に対するオペランドデータのロードもしくはストアが実行でき、もしくは、命令実行部102が内蔵RAM104に対してオペランドデータのロードもしくはストアを行っている間においても、命令実行部102は内蔵ROM103から命令データの読出しが実行できるので、内蔵ROMからの命令データの読出しと内蔵RAMに対するオペランドデータのロードもしくはストアとを同時に行うことができる。さらに、外部バス制御部106をオペランドアドレスバス109及びオペランドデータバス110に接続することにより、命令実行部102が内蔵ROM103から命令データを読出している間においても、命令実行部102における外界に対してオペランドデータのロードもしくはストアが実行できるので、オペランドデータが外界の装置(例えばメモリ)に格納される場合においても、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェア量をいずれも増大させることなく、内蔵ROMからの命令データの読出しと外界に対するオペランドデータのロードもしくはストアとを同時に行うことができる。
【0026】なお、第1の実施例において、内蔵ROM103、内蔵RAM104にはそれぞれ命令データ、オペランドデータを格納するとしているが、内蔵ROM103と内蔵RAM104に命令データとオペランドデータの一方もしくは両方を格納してもよい。このときの動作は以下のようになる。
・内蔵RAM104から命令を読出す場合バススイッチ105は命令アドレスバス107とオペランドアドレスバス109との間及び命令データバス108とオペランドデータバス110の間の接続を接合する。命令実行部102は命令アドレスバス107、オペランドアドレスバス109を介して内蔵RAM104に命令アドレスを渡し、内蔵RAM104は命令アドレスを受け取った後オペランドデータバス110、命令データバス108を介して命令実行部102に命令データの受け渡しを行う。
・内蔵ROM103からオペランドデータをロードする場合バススイッチ105は命令アドレスバス107とオペランドアドレスバス109との間及び命令データバス108とオペランドデータバス110の間の接続を接合する。命令実行部102はオペランドアドレスバス109、命令アドレスバス107を介して内蔵ROM103にオペランドアドレスを渡し、内蔵ROM103はオペランドアドレスを受け取った後命令データバス108、オペランドデータバス110を介して命令実行部102にオペランドデータの受け渡しを行う。
【0027】以下本発明の第2の実施例について図面を参照しながら説明する。図2は本発明の第2の実施例における情報処理装置のブロック図を示すものである。図2において、201はマイクロコンピュータである。202は命令を解読して実行する命令実行部、203は複数の命令からなるプログラムを格納する内蔵ROM、204は命令を実行する際のオペランドを格納する内蔵RAM、205は2組のバスの接続を接合もしくは切断するバススイッチ(図ではBSと示す)、206はマイクロコンピュータ201と外界とのインタフェースを行う外部バス制御部、207は命令アドレスバス、208は命令データバスである。命令アドレスバス207と命令データバス208とは命令実行部202と内蔵ROM203とバススイッチ205と外部バス制御部206とを接続し、命令の転送を行う。209はオペランドアドレスバス、210はオペランドデータバスである。オペランドアドレスバス209とオペランドデータバス210とは命令実行部202と内蔵RAM204とバススイッチ205とを接続し、オペランドの転送を行う。バススイッチ205は命令アドレスバス207とオペランドアドレスバス209との間及び命令データバス208とオペランドデータバス210の間の接続を接合もしくは切断する。211は外部アドレスバスであり、212は外部データバスである。外部バス制御部206は外部アドレスバス211と外部データバス212とを介して外界に対して命令データの読出し及びオペランドデータの入出力を行う。
【0028】以上のように構成された本発明の実施例における情報処理装置について、以下その動作を説明する。
【0029】1つの命令が読み出されてから実行されるまでの手順を示す。
(1)命令の読出し・内蔵ROM203から命令が読出される場合バススイッチ205は命令アドレスバス207とオペランドアドレスバス209との間及び命令データバス208とオペランドデータバス210との間の接続を切断する。命令実行部202は命令アドレスバス207を介して内蔵ROM203に命令アドレスを渡し、内蔵ROM203は命令アドレスを受け取った後命令データバス208を介して命令実行部202に命令データの受け渡しを行う。
・外界から命令が読出される場合バススイッチ205は命令アドレスバス207とオペランドアドレスバス209との間及び命令データバス208とオペランドデータバス210との間の接続を切断する。命令実行部202は命令アドレスバス207、外部命令バス制御部206及外部アドレスバス211を介して外界の装置(例えばメモリ)に命令アドレスを渡し、外界の装置(例えばメモリ)は命令アドレスを受け取った後外部データバス212、外部バス制御部206及び命令データバス208を介して命令実行部202に命令データの受け渡しを行う。
(2)命令の解読命令実行部202は命令データバス208から命令データを受け取り解読する。
(3)命令の実行・オペランドのロード及びストアが必要でない場合命令実行部202は、内部に有する資源のみをオペランドとして命令の実行を行う。
・内蔵RAM204からオペランドのロードが必要な場合バススイッチ205は命令アドレスバス207とオペランドアドレスバス209との間及び命令データバス208とオペランドデータバス210との間の接続を切断する。命令実行部202はオペランドアドレスバス209を介して内蔵RAM204にオペランドアドレスを渡し、内蔵RAM204はオペランドアドレスを受け取った後オペランドデータバス210を介して命令実行部202にオペランドデータの受け渡しを行う。
・内蔵RAM204に対してオペランドのストアが必要な場合バススイッチ205は命令アドレスバス207とオペランドアドレスバス209との間及び命令データバス208とオペランドデータバス210との間の接続を切断する。命令実行部202はオペランドアドレスバス209を介して内蔵RAM204にオペランドアドレスの受け渡しを行い、またオペランドデータバス210を介して内蔵RAM204にオペランドデータの受け渡しを行う。
・外界からオペランドのロードが必要な場合バススイッチ205は命令アドレスバス207とオペランドアドレスバス209との間及び命令データバス208とオペランドデータバス210の間の接続を接合する。命令実行部202はオペランドアドレスバス209、命令アドレスバス207、外部バス制御部206及び外部アドレスバス211を介して外部の装置(例えばメモリ)にオペランドアドレスを渡し、外部の装置(例えばメモリ)はオペランドアドレスを受け取った後外部データバス212、外部バス制御部206、命令データバス208及びオペランドアドレスバス210を介して命令実行部202にオペランドアドレスの受け渡しを行う。
・外界に対してオペランドのストアが必要な場合バススイッチ205は命令アドレスバス207とオペランドアドレスバス209との間及び命令データバス208とオペランドデータバス210の間の接続を接合する。命令実行部202はオペランドアドレスバス209、命令アドレスバス207、外部バス制御部206及び外部アドレスバス211を介して外界の装置(例えばメモリ)にオペランドアドレスの受け渡しを行い、またオペランドデータバス210、命令データバス208、外部バス制御部206及び外部データバス212を介して外界の装置(例えばメモリ)にオペランドデータの受け渡しを行う。マイクロコンピュータ201は上記の手順を繰り返すことにより内蔵ROM203もしくは外界に格納されたプログラムを実行する。以上のように構成された本実施例によれば、アドレスバスを命令アドレスバス207、オペランドアドレスバス209に分割し、またデータバスを命令データバス208、オペランドデータバス210に分割し、命令アドレスバス207とオペランドアドレスバス209との、また命令データバス208とオペランドデータバス210との接合もしくは切断を行うバススイッチ205を設けることにより、命令実行部202が内蔵ROM203から命令データを読出している間においても、命令実行部202は内蔵RAM204に対するオペランドデータのロードもしくはストアが実行でき、もしくは、命令実行部202が内蔵RAM204に対してオペランドデータのロードもしくはストアを行っている間においても、命令実行部202は内蔵ROM203から命令データの読出しが実行できるので、内蔵ROMからの命令データの読出しと内蔵RAMに対するオペランドデータのロードもしくはストアとを同時に行うことができる。さらに、外部バス制御部206を命令アドレスバス207及び命令データバス208に接続することにより、命令実行部202が内蔵RAM204からオペランドデータのロードもしくはストアしている間においても、命令実行部202は外界から命令データの読出しが実行できるので、命令データが外界の装置(例えばメモリ)に格納される場合においても、外部バスの制御を行うハードウェア量及び外部との入出力のインタフェースの数をいずれも増大させることなく、内蔵RAMからのオペランドデータのロードもしくはストアと外界からの命令データの読出しとを同時に行うことができる。
【0030】なお、第2の実施例において、内蔵ROM203、内蔵RAM204にはそれぞれ命令データ、オペランドデータを格納するとしているが、内蔵ROM203と内蔵RAM204に命令データとオペランドデータの一方もしくは両方を格納してもよい。このときの動作は以下のようになる。
・内蔵RAM204から命令を読出す場合バススイッチ205は命令アドレスバス207とオペランドアドレスバス209との間及び命令データバス208とオペランドデータバス210の間の接続を接合する。命令実行部202は命令アドレスバス207、オペランドアドレスバス209を介して内蔵RAM204に命令アドレスを渡し、内蔵RAM204は命令アドレスを受け取った後オペランドデータバス210、命令データバス208を介して命令実行部202に命令データの受け渡しを行う。
・内蔵ROM203からオペランドデータをロードする場合バススイッチ205は命令アドレスバス207とオペランドアドレスバス209との間及び命令データバス208とオペランドデータバス210の間の接続を接合する。命令実行部202はオペランドアドレスバス209、命令アドレスバス207を介して内蔵ROM203にオペランドアドレスを渡し、内蔵ROM203はオペランドアドレスを受け取った後命令データバス208、オペランドデータバス210を介して命令実行部202にオペランドデータの受け渡しを行う。
【0031】以下本発明の第3の実施例について図面を参照しながら説明する。図3は本発明の第3実施例における情報処理装置のブロック図を示すものである。図3において、301はマイクロコンピュータである。302は命令を解読して実行する命令実行部、303は複数の命令からなるプログラムを格納する内蔵ROM、304は命令を実行する際のオペランドを格納する内蔵RAM、305は3組のバスの内に1組と他の2組のいずれかに選択して接続し、さらに2組のバスの接続を接合もしくは切断するバススイッチ(図ではBSと示す)、306はマイクロコンピュータ301と外界とのインタフェースを行う外部バス制御部、307は命令アドレスバス、308は命令データバスである。命令アドレスバス307と命令データバス308とは命令実行部302と内蔵ROM303とバススイッチ305とを接続し、命令の転送を行う。309はオペランドアドレスバス、310はオペランドデータバスである。オペランドアドレスバス309とオペランドデータバス310とは命令実行部302と内蔵RAM304とバススイッチ305とを接続し、オペランドの転送を行う。311は共通アドレスバス、312は共通データバスである。バススイッチ305は共通アドレスバス311を命令アドレスバス307またはオペランドアドレスバス309に、共通データバス312は命令データバス308またはオペランドデータバス310に接続すると共に、命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310との間の接続を接合もしくは切断する。313は外部アドレスバスであり、314は外部データバスである。外部バス制御部306は外部アドレスバス313と外部データバス314とを介して外界に対して命令データの読出し及びオペランドデータの入出力を行う。
【0032】以上のように構成された本発明の実施例における情報処理装置について、以下その動作を説明する。
【0033】1つの命令が読み出されてから実行されるまでの手順を示す。
(1)命令の読出し・内蔵ROM303から命令が読出される場合バススイッチ305は命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310の間の接続を切断する。命令実行部302は命令アドレスバス307を介して内蔵ROM303に命令アドレスを渡し、内蔵ROM303は命令アドレスを受け取った後命令データバス308を介して命令実行部302に命令データの受け渡しを行う。
・外界から命令が読出される場合バススイッチ305は共通アドレスバス311を命令アドレスバス307に、共通データバス312を命令データバス308に接続し、命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310との間の接続を切断する。命令実行部302は命令アドレスバス307、共通アドレスバス311、外部バス制御部306及び外部アドレスバス313を介して外界の装置(例えばメモリ)に命令アドレスを渡し、外界の装置(例えばメモリ)は命令アドレスを受け取った後外部データバス314、外部命令バス制御部306、共通データバス312及び命令データバス308を介して命令実行部302に命令データの受け渡しを行う。
(2)命令の解読命令実行部302は命令データバス308から命令データを受け取り解読する。
(3)命令の実行・オペランドのロード及びストアが必要でない場合命令実行部302は、内部に有する資源のみをオペランドとして命令の実行を行う。
・内蔵RAM304に対してオペランドのロードが必要な場合バススイッチ305は命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310の間の接続を切断する。命令実行部302はオペランドアドレスバス309を介して内蔵RAM304にオペランドアドレスを渡し、内蔵RAM304はオペランドアドレスを受け取った後オペランドデータバス310を介して命令実行部302にオペランドデータの受け渡しを行う。
・内蔵RAM304に対してオペランドのストアが必要な場合バススイッチ305は命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310の間の接続を切断する。命令実行部302はオペランドアドレスバス309を介して内蔵RAM304にオペランドアドレスの受け渡しを行い、またオペランドデータバス310を介して内蔵RAM304にオペランドデータの受け渡しを行う。
・外界からオペランドのロードが必要な場合バススイッチ305は共通アドレスバス311をオペランドアドレスバス309に、共通データバス312をオペランドデータバス310に接続し、命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310との間の接続を切断する。命令実行部302はオペランドアドレスバス309、共通アドレスバス311、外部バス制御部306及び外部アドレスバス313を介して外界の装置(例えばメモリ)にオペランドアドレスを渡し、外界の装置(例えばメモリ)はオペランドアドレスを受け取った後外部データバス314、外部バス制御部306、共通データバス312及びオペランドデータバス310を介して命令実行部302にオペランドデータの受け渡しを行う。
・外界に対してオペランドのストアが必要な場合バススイッチ305は共通アドレスバス311をオペランドアドレスバス309に、共通データバス312をオペランドデータバス310に接続し、命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310との間の接続を切断する。命令実行部302はオペランドアドレスバス309、共通アドレスバス311、外部バス制御部306及び外部アドレスバス313を介して外界の装置(例えばメモリ)にオペランドアドレスの受け渡しを行い、またオペランドデータバス309、共通データバス311、外部バス制御部306及び外部データバス313を介して外界の装置(例えばメモリ)にオペランドデータの受け渡しを行う。マイクロコンピュータ301は上記の手順を繰り返すことにより内蔵ROM303もしくは外界に格納されたプログラムを実行する。
【0034】以上のように構成された本実施例によれば、アドレスバスを命令アドレスバス307、オペランドアドレスバス309に分割し、またデータバスを命令データバス308、オペランドデータバス310に分割し、命令アドレスバス307とオペランドアドレスバス309との、また命令データバス308とオペランドデータバス310との接合もしくは切断を行うバススイッチ305を設けることにより、命令実行部302が内蔵ROM303から命令データを読出している間においても、命令実行部302は内蔵RAM304に対するオペランドデータのロードもしくはストアが実行でき、もしくは、命令実行部302が内蔵RAM304に対してオペランドデータのロードもしくはストアを行っている間においても、命令実行部302は内蔵ROM303から命令データの読出しが実行できるので、内蔵ROMからの命令データの読出しと内蔵RAMに対するオペランドデータのロードもしくはストアとを同時に行うことができる。さらに、バススイッチ305は共通アドレスバス311を命令アドレスバス307またはオペランドアドレスバス309に、共通データバス312を命令データバス308またはオペランドデータバス310に接続するので、外部バス制御部306を共通アドレスバス311及び共通データバス312に接続することにより、命令実行部302が内蔵ROM303から命令データの読出しを行っている間においても、命令実行部302は外界からオペランドデータのロードもしくはストアが実行でき、また命令実行部302が内蔵RAM304からオペランドデータのロードもしくはストアを実行している間においても、命令実行部302は外界に対して命令データの読出しが実行できるので、命令データもしくはオペランドデータのいずれかが外界の装置(例えばメモリ)に格納される場合においても、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェア量をいずれも増大させることなく、内蔵ROM303からの命令データの読出しと外界に対するオペランドデータのロードもしくはストアを同時に、また内蔵RAMに対するオペランドデータのロードもしくはストアと外界からの命令データの読出しとを同時に行うことができる。
【0035】なお、第3の実施例において、バススイッチ305が命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310との間の接続を接合もしくは切断しているが、この機能を削除し、共通アドレスバス311を命令アドレスバス307またはオペランドアドレスバス309に、共通データバス312は命令データバス308またはオペランドデータバス310に接続する機能のみとしてもよい。内蔵ROM303、内蔵RAM304にはそれぞれ命令データ、オペランドデータを格納するとしているが、内蔵ROM303と内蔵RAM304に命令データとオペランドデータの一方もしくは両方を格納してもよい。このときの動作は以下のようになる。
・内蔵RAM304から命令を読出す場合バススイッチ305は命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310の間の接続を接合する。命令実行部302は命令アドレスバス307、オペランドアドレスバス309を介して内蔵RAM304に命令アドレスを渡し、内蔵RAM304は命令アドレスを受け取った後オペランドデータバス310、命令データバス308を介して命令実行部302に命令データの受け渡しを行う。
・内蔵ROM303からオペランドデータをロードする場合バススイッチ305は命令アドレスバス307とオペランドアドレスバス309との間及び命令データバス308とオペランドデータバス310の間の接続を接合する。命令実行部302はオペランドアドレスバス309、命令アドレスバス307を介して内蔵ROM303にオペランドアドレスを渡し、内蔵ROM303はオペランドアドレスを受け取った後命令データバス308、オペランドデータバス308を介して命令実行部302にオペランドデータの受け渡しを行う。
【0036】
【発明の効果】以上説明したように、本発明の情報処理装置によれば、命令実行手段で解読され実行される命令を転送する命令アドレスバスと命令データバスとを第一転送路とし、命令実行手段で使用されるオペランドを転送するオペランドアドレスバスとオペランドデータバスとを第二転送路として、第一転送路と第二転送路とを備えることにより、内蔵ROMを命令記憶手段とし、また内蔵RAMをオペランド記憶手段として、命令記憶手段からの命令の読出しとオペランド記憶手段に対するオペランドのロードもしくはストアとを同時に行うかあるいは、内蔵RAMを第一記憶手段とし、また内蔵RAMを第二記憶手段として、第一記憶手段からの命令の読出しと第二記憶手段に対するオペランドのロードもしくはストアとを同時に行うことができ、その実用的効果は大きい。
【0037】さらに第1の発明によれば、外界と第二転送路との間で情報の転送を行う外部転送手段を備えることにより、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェア量をいずれも増大させることなく、命令記憶手段もしくは第一記憶手段からの命令の読出しと外界に対するオペランドのロードもしくはストアとを同時に行うことができ、その実用的効果は大きい。
【0038】さらに第2の発明によれば、外界と第一転送路との間で情報の転送を行う外部転送手段を備えることにより、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェア量をいずれも増大させることなく、外界からの命令の読出しとオペランド記憶手段もしくは第二記憶手段に対するオペランドのロードもしくはストアとを同時に行うことができ、その実用的効果は大きい。
【0039】さらに第3の発明によれば、第一転送路と第二転送路のいずれか一方を選択する転送路選択手段と、その選択された転送路と外界との間で情報の転送を行う外部転送手段を備えることにより、外界との入出力のインタフェースの数及びインタフェースの制御ハードウェア量をいずれも増大させることなく、命令の読出しとオペランドのロードもしくはストアとのいずれかを外界に対して行い、かつそれらを実行の同時に行うことができ、その実用的効果は大きい。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013