米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 セル格納メモリ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−87135
公開日 平成7年(1995)3月31日
出願番号 特願平5−249723
出願日 平成5年(1993)9月13日
代理人 【弁理士】
【氏名又は名称】役 昌明 (外1名)
発明者 福井 章人
要約 目的
未使用アドレスバッファの出力する未使用アドレスに誤りが生じた場合でも、受信セルデータをメモリの未使用アドレスへ格納可能とする。

構成
受信セルデータのメモリ1と、格納データの使用アドレスバッファ3と、読出アドレスの制御手段4と、未使用アドレスを保持する未使用アドレスバッファ5、6と、書込アドレスの書込制御手段2とを備えるセル格納メモリにおいて、未使用アドレスバッファ5、6を複数設け、書込制御手段2に、この複数の未使用アドレスバッファの出力するアドレスの中から誤りのないアドレスを選択させて書込アドレスの制御を行なわせる。未使用アドレスバッファの出力する未使用アドレスの1つに誤りが生じた場合でも、書込制御手段2は、複数の未使用アドレスバッファ5、6から出力された未使用アドレス中の誤りのないものを選択して受信セルデータを格納させる。
特許請求の範囲
【請求項1】 受信セルデータを保持するメモリと、前記メモリの受信セルデータの格納されたアドレスを保持する使用アドレスバッファと、前記使用アドレスバッファから出力されたアドレスに従って前記メモリの読出アドレスを制御する読出制御手段と、前記メモリの受信セルデータの格納されていないアドレスを保持する未使用アドレスバッファと、前記未使用アドレスバッファから出力されたアドレスに従って前記メモリの書込アドレスを制御する書込制御手段とを備えるセル格納メモリにおいて、前記未使用アドレスバッファを複数設けるとともに、前記書込制御手段に、前記複数の未使用アドレスバッファの出力するアドレスの中から誤りのないアドレスを選択させて前記書込アドレスの制御を行なわせることを特徴とするセル格納メモリ。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、セル交換等に使用するセル格納メモリに関し、特に、保持したデータを誤って失なうことが無いように構成したものである。
【0002】
【従来の技術】従来のセル格納メモリは、図4に示すように、受信セルデータを保持するメモリ1と、メモリ1における受信セルデータの書込みアドレスを制御する書込制御回路2と、メモリ1のアドレスのうち受信セルデータが格納されているアドレスについて保持する使用アドレスバッファ3と、メモリ1からのセルデータの読出しアドレスを制御する読出制御回路4と、メモリ1のアドレスのうち受信セルデータが格納されていないアドレスについて保持する未使用アドレスバッファ5とを備えている。
【0003】メモリ1のWD端子に受信セルデータ11が入力するときには、図5のタイミング・チャートに示すように、同時にセル書込要求15(図5(b))が書込制御回路2に入力し、書込制御回路2は、未使用アドレスバッファ5に未使用アドレス18の出力を促す。
【0004】未使用アドレスバッファ5は、先入れ先出しによって未使用アドレスを保持しており、セル書込要求15に応じて書込制御回路2に未使用アドレス18(図5(c))を出力する。なお、初期化直後では、メモリ1は受信セルデータを保持していないので、メモリ1のアドレスは全て未使用アドレスバッファ5に格納されている。
【0005】書込制御回路2は、この未使用アドレスをメモリ1と使用アドレスバッファ3とに出力し、メモリ1は、WD端子に入力した受信セルデータ11を、WA端子から入力されたアドレス(メモリ書込アドレス)13に書込む。
【0006】一方、読出制御回路4は、メモリ1に格納されているセルの読出しを求めるセル読出要求16(図5(d))を受信すると、使用アドレスバッファ3に読出使用アドレス17の出力を促し、使用アドレスバッファ3は、先入れ先出しによって保持しているアドレスを読出使用アドレス17として読出制御回路4に送出する(図5(e))。従って、使用アドレスバッファ3は、書込制御回路2から入力されたアドレスを、その入力順に読出使用アドレス17として出力することになる。
【0007】読出使用アドレス17を受信した読出制御回路4は、そのアドレスをメモリ読出アドレス14としてメモリ1に送出すると共に、そのアドレスを解放アドレス19(図5(g))として未使用アドレスバッファ5に出力する。
【0008】メモリ1は、RA端子から入力したメモリ読出アドレス14に格納されているセルデータを送信セルデータ12として出力する(図5(f))。また、未使用アドレスバッファ5は、解放アドレス19を未使用アドレスとして保持する。
【0009】このように、セル格納メモリは、受信セルデータ11をセル書込要求15によってメモリ1に格納し、セル読出要求16によって、それを格納順にメモリから読出すことができる。
【0010】
【発明が解決しようとする課題】しかし、従来のセル格納メモリでは、読出制御回路4と未使用アドレスバッファ5との間または未使用アドレスバッファ5と書込制御回路2との間に伝送誤り等が発生したときは、未使用アドレスバッファ5から出力される未使用アドレス18に誤りが生じ、受信セルデータ11が既に受信セルデータの格納されているアドレスに書込まれ、先に書き込まれているセルデータの内容が失われるという問題点を有している。
【0011】本発明は、このような従来の問題点を解決するものであり、未使用アドレスバッファ5の出力する未使用アドレス18に誤りが生じた場合でも、受信セルデータをメモリ1の未使用アドレスに格納することができるセル格納メモリを提供することを目的としている。
【0012】
【課題を解決するための手段】そこで、本発明では、受信セルデータを保持するメモリと、メモリの受信セルデータの格納されたアドレスを保持する使用アドレスバッファと、使用アドレスバッファから出力されたアドレスに従ってメモリの読出アドレスを制御する読出制御手段と、メモリの受信セルデータの格納されていないアドレスを保持する未使用アドレスバッファと、未使用アドレスバッファから出力されたアドレスに従ってメモリの書込アドレスを制御する書込制御手段とを備えるセル格納メモリにおいて、未使用アドレスバッファを複数設けるとともに、書込制御手段に、この複数の未使用アドレスバッファの出力するアドレスの中から誤りのないアドレスを選択させて書込アドレスの制御を行なわせている。
【0013】
【作用】そのため、未使用アドレスバッファの出力する未使用アドレスの1つに誤りが生じた場合でも、書込制御手段は、複数の未使用アドレスバッファから出力された未使用アドレスの中の誤りのないものを選択して、受信セルデータを格納させることができる。
【0014】
【実施例】本発明の実施例におけるセル格納メモリは、図1に示すように、複数の未使用アドレスバッファ5、6を備えている。
【0015】また、読出制御回路4は、これらの未使用アドレスバッファ5、6に対して、伝送誤り等を検出するための誤り検出符号を付加した解放アドレス19、21を交互に出力する。この解放アドレスのデータ構成は、図2に示すように、未使用アドレスのデータを表わす未使用アドレス部と、誤り検出符号を表わす誤り検出符号部とから成る。
【0016】未使用アドレスバッファ5、6は、書込制御回路2への未使用アドレス18、20の送出時に、この解放アドレスを出力し、書込制御回路2は、この未使用アドレスにおける誤りの有無を、付加されている誤り検出符号により確認し、誤りのないアドレスを選択して、メモリ書込アドレス13としてメモリ1および使用アドレスバッファ3に出力する。その他の構成は、従来のメモリ(図4)と変わりがない。
【0017】この実施例のセル格納メモリの動作について、図3のタイミング・チャートを参照しながら説明する。
【0018】セル書込要求15(図3(b))が書込制御回路2に印加されると、書込制御回路2は、未使用アドレスバッファ5および6に未使用アドレス18、20の出力を促し、未使用アドレスバッファ5、6は、先入れ先出しによって保持している未使用アドレス18、19を書込制御回路2に出力する(図3(c)、(d))。
【0019】書込制御回路2は、この未使用アドレス18、20に付加されている誤り検出符号部により、誤りの有無を確認し、誤りの無い未使用アドレスを選択して、メモリ書込アドレス13(図3(e))としてメモリ1と使用アドレスバッファ3とに送出する。
【0020】メモリ1は、WA端子から入力したアドレスに、WD端子に入力した受信セルデータ(図3(a))を書込む。また、使用アドレスバッファ3は、メモリ書込アドレス13(図3(e))の情報を先入れ先出しによって保持する。
【0021】一方、メモリ1に格納されているセルの読出しを求めるセル読出要求16(図3(f))が読出制御回路4に入力すると、読出制御回路4は、使用アドレスバッファ3に読出使用アドレス17の出力を促し、使用アドレスバッファ3は、書込制御回路2から入力され、保持しているアドレスを、その入力順に読出制御回路4に送出する(図3(g))。
【0022】読出制御回路4は、この読出使用アドレス17を、メモリ読出アドレス14としてメモリ1に出力すると共に、読出使用アドレス17に誤り検出符号を付加し、解放アドレス19(図3(h))または21(図3(i))として、未使用アドレスバッファ5と6とに交互に送出する。
【0023】メモリ1は、RA端子から入力したメモリ読出アドレス14に格納されている情報を送信セルデータ(図3(j))として出力する。また、未使用アドレスバッファ5、6は、解放アドレス19、21を先入れ先出しによって保持する。
【0024】このように、実施例のセル格納メモリでは、未使用アドレス18、19の内の1つに誤りが発見された場合(図3のAの箇所)に、それを除いて未使用アドレスが選択され、選択されたアドレスに受信セルデータが格納される。そのため、受信セルデータの格納されているセルに重ねて受信セルデータを格納し、その結果、元のセルデータを失ってしまうという事態を回避することができる。
【0025】なお、実施例では、2つの未使用アドレスバッファを設けた場合について説明したが、未使用アドレスバッファの数は、3以上に設定することもできる。
【0026】
【発明の効果】以上の実施例の説明から明らかなように、本発明のセル格納メモリは、未使用アドレスの情報の誤りに惑わされずに、受信セルデータをメモリの未使用アドレスに格納することができる。そのため、蓄積した情報を誤って失う虞れが無く、情報のディジタル伝送に用いて大きな効果を発揮することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013