米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 ディジタル復調装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−65502
公開日 平成7年(1995)3月10日
出願番号 特願平5−207622
出願日 平成5年(1993)8月23日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 東谷 比呂志 / 中津 悦人 / 太田 晴夫
要約 目的
高いデータレートでかつ良好な誤り率でディジタルデータを伝送あるいは記録するためのディジタル復調装置を提供する。

構成
利得制御信号に基づいて2N値符号点を直交変調後伝送および記録を経た被変調信号の利得を制御する利得制御回路19と、利得制御回路出力を2系統の復調信号に復調する直交検波器13と、直交検波器13出力より前記2N値符号点に復号する符号判定回路18と、2系統の復調信号を入力とし信号点振幅に応じて利得制御回路19に出力される利得制御信号を出力する判定制御回路61よりなる構成である。
特許請求の範囲
【請求項1】2N値符号点(Nは1以上の整数)を直交変調後伝送あるいは記録を経た被変調信号を入力とし、利得制御信号に基づいて利得を制御する利得制御回路と、前記利得制御回路出力を2系統の復調信号に復調する復調器と、前記復調器出力より前記2N値符号点に復号する復号器と、前記2系統の復調信号の直交平面上での信号点振幅と復号された2N値符号点に対応する基準振幅との比較結果に応じた制御信号を出力すると共に、前記信号点振幅と所定の値との比較結果に基づきスイッチ制御信号を出力する判定制御回路と、前記制御信号を入力とし前記スイッチ制御信号により開閉するスイッチング回路と、前記スイッチング回路出力の低周波数成分のみを抽出して前記利得制御回路へ前記利得制御信号を出力するフィルタ回路とを備えたディジタル復調装置。
【請求項2】判定制御回路は、信号点振幅が所定の値より小さい場合に、スイッチング回路を開くようスイッチ制御信号を発することを特徴とする請求項1記載のディジタル復調装置。
【請求項3】所定の値は、復調器出力を直交平面上の原点の符号点と復号するしきい値に等しいことを特徴とする請求項2記載のディジタル復調装置。
【請求項4】2N値符号点を有し直交変調後、伝送あるいは記録を経た被変調信号を入力とし、利得制御信号に基づいて利得を制御する利得制御回路と、前記利得制御回路出力を2系統の復調信号に復調する復調器と、前記2N値符号点に復号する復号器と、前記2系統の復調信号の直交平面上での信号点振幅と前記復号された2N値符号点に対応する基準振幅との比較結果に前記基準振幅に対応した重みを乗算した乗算信号を出力する判定利得制御回路と、前記乗算信号の低周波数成分のみを抽出して前記利得制御回路へ前記利得制御信号を出力するフィルタ回路とを備えたディジタル復調装置。
【請求項5】判定利得制御回路では、符号点振幅が小さい符号に対して前記符号点振幅が大きい符号に対応する重み係数より小さい重み係数を設定することを特徴とする請求項4記載のディジタル復調装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、ディジタル信号の伝送装置や記録装置を経た被変調信号を復調するためのディジタル復調装置に関するものである。
【0002】
【従来の技術】ディジタル信号の伝送や記録に多値振幅位相変調方式を用いる場合、伝送装置や記録装置を経ることによりディジタル被変調信号の振幅が減衰したり、ゆっくりと変動したりする。このため、復調装置の中には被変調信号の振幅変動に追随しその変動を補正する利得制御回路が必要となってくる。近年、復調装置における利得制御の方法としては、被変調信号に既知の振幅のバースト信号を付加しておき、バースト信号部分の信号振幅が合うように利得を制御する方法を用いる場合が多い。
【0003】
【発明が解決しようとする課題】しかしながら、従来のバースト信号による利得制御では、被変調信号にバースト信号を余分に付加しなけらばならず、実際の伝送レートまたは記録レートの低下を招いてしまう。
【0004】本発明は、上記問題点に鑑み、被変調信号に余分な信号を付加する必要のない利得制御回路を用いることにより実際の伝送レートまたは記録レートの低下が生じない多値振幅位相変調方式でのディジタル復調装置を提供することを目的としている。
【0005】
【課題を解決するための手段】上記目的を達成するために、本発明のディジタル復調装置は、2N値符号点を直交変調後伝送あるいは記録を経た被変調信号を入力とし、利得制御信号に基づいて利得を制御する利得制御回路と、利得制御回路出力を2系統の復調信号に復調する復調器と、復調器出力より2N値符号点に復号する復号器と、2系統の復調信号の直交平面上での信号点振幅と復号された2N値符号点に対応する基準振幅との比較結果に応じた制御信号を出力すると共に、信号点振幅と所定の値との比較結果に基づきスイッチ制御信号を出力する判定制御回路と、制御信号を入力とし前記スイッチ制御信号により開閉するスイッチング回路と、スイッチング回路出力の低周波数成分のみを抽出して利得制御回路へ利得制御信号を出力するフィルタ回路とを備えたものである。
【0006】
【作用】本発明は、上記の構成によって、伝送装置や記録装置が原因となる被変調信号の振幅変動を補正し復調することにより、被変調信号にバースト信号を付加する必要がなく、実際の伝送レートまたは記録レートの低下を伴わないというものである。
【0007】
【実施例】以下に本発明のディジタル復調装置の第一の実施例について図1を用いて説明する。なお、図1では、ディジタル変調装置もあわせて説明する。
【0008】まず、ディジタル変調装置では、入力端子1より入力されたシリアルデータ110がシリアル/パラレル変換器(S/P変換器)2によりNビット(Nは1以上の整数)のパラレルデータ列210に変換される。Nビットのパラレルデータ列いわゆる2N値符号はマッピング回路3に入力される。
【0009】マッピング回路3では、入力される2N値符号に対して直交平面上での符号点が割り当てられ、その符号点に対応する2系統の信号I信号310とQ信号320とが出力される。
【0010】ここで、N=3で8値符号が、マッピング回路3に入力された際の符号点配置の一例を図2に示す。図2は、符号点8点の内1点を直交平面上での原点Hに、他の7点を、原点を中心とする円周上の点(AからG)に配置する符号点配置である。
【0011】尚、マッピング回路3は読みだし専用メモリ(ROM)によって構成できる。マッピング回路3より出力されるI信号310とQ信号320とはD/A変換器5、6によりアナログ信号となり、それぞれローパスフィルタ(LPF)7、8を経て、搬送波発生回路900から出力される搬送波を90度移相させる90度移相器901と2種の搬送波を乗算するための乗算器902、903と加算器904からなる直交変調器9に入力される。直交変調器9では、2系統の入力710、810を直交する搬送波で振幅変調し、加算して出力する。
【0012】次に、本実施例のディジタル復調装置では、直交変調器9の出力910は伝送または記録を経た後、利得制御回路19に入力される。利得制御回路19では、利得制御信号261に基づいて利得を変化させて被変調信号281を増幅または減衰して出力する。
【0013】利得制御回路19により正しい振幅に調整された信号191は、バンドパスフィルタ(BPF)10を経て、搬送波再生回路11、クロック再生回路12、直交検波器13に入力される。搬送波再生回路11では、復調するために必要な搬送波111を再生する。搬送波再生にはフィードバック制御型PLLを用いれば良い(詳細は「情報通信におけるディジタル信号処理」、村野和雄 海上重之著、昭晃堂発行、p81−86を参照)。
【0014】クロック再生回路12では、復調信号より符号を判定するための検出タイミングを示すクロック121を再生する。クロック121を再生する方法は、非線形な操作を用いた自己同期法を用いれば良い(詳細は「情報通信におけるディジタル信号処理」、村野和雄 海上重之著、昭晃堂発行、p87−90を参照)。
【0015】搬送波再生回路11から出力される搬送波を90度移相させる90度移相器1301と互いに直交する2種の搬送波を乗算するための乗算器1302,1303とからなる直交検波器13では、搬送波再生回路11からの再生搬送波信号111とそれを90度位相をずらした信号112とで被変調信号101を直交検波することで復調I信号131と復調Q信号132とを出力する。復調I信号131と復調Q信号132とはそれぞれLPF14、15を経て、A/D変換器16、17でディジタル信号に変換される。A/D変換器16、17では、検出のタイミングを示すクロック再生回路12からのクロック121に同期してディジタル信号に変換される。
【0016】本実施例では、判定制御回路61は図3に示すように制御信号発生回路32と符号判定回路51より構成される。
【0017】符号判定回路51では、前述の符号判定回路18と同様に入力端子39と入力端子40より入力される2系統のディジタル信号より符号点の判定を行い、判定した符号点に対応した8値符号511を出力する。
【0018】制御信号発生回路32では、2系統の復調信号161、171を入力とし、直交平面上での信号点振幅(信号点と直交平面上の原点との距離で表される)の算出と符号判定回路51での判定結果に対しあらかじめメモリなどの記憶素子に記録された符号点の符号点振幅(符号点と直交平面上の原点との距離で表される)を読み取り、符号点振幅より算出された信号点振幅を減算して減算結果を求め、さらに減算結果をD/A変換してアナログ信号321を出力する。
【0019】また、信号点振幅と規定の信号振幅との比較を行って比較結果に基づきスイッチング回路30のスイッチ制御信号322を出力する。さらに、符号判定回路18では、判定した符号点に対応する8値符号181を出力する。
【0020】上述の符号判定の具体的な動作について図2を用いて説明する。入力されるディジタルI信号とディジタルQ信号とが示す信号点が、図2に破線で区切られた8つの領域のうちどの領域に存在するかで符号点A〜Hのいずれであるかを判定するものであり、点a,b,c,d,eと入力されると、最初の点aは符号判定回路18で符号点B、2番目、3番目、4番目あるいは5番目の点b、c、d、eについては符号点F、H、H、Aと判定される。
【0021】ここで、制御信号発生回路32の実施例を図3を用いて説明する。ただし、構成を明確にするために符号判定回路51を記載した。図3に示す制御信号発生回路32において、信号点振幅算出回路23では、入力端子39と入力端子40よりディジタルI信号161とディジタルQ信号171とを入力してその2系統の信号で表される直交平面上での信号点振幅を算出して信号点振幅データ231を出力する。
【0022】符号点振幅発生回路20では、符号判定回路51から出力される8値符号511を入力し、その値に対応した直交平面上での符号点振幅データ201を出力する。そして、減算器25では符号点振幅データ201から信号点振幅データ231を減算し減算結果をディジタル誤差信号251として出力する。
【0023】さらに、D/A変換器34では、減算器25から出力されるディジタル誤差信号251をD/A変換して、アナログ誤差信号321を出力端子42より出力する。
【0024】スイッチ制御信号発生回路29では、入力端子39と入力端子40よりディジタルI信号161とディジタルQ信号171とを入力してその2系統の信号で表される直交平面上での信号点振幅と規定の信号振幅との比較を行ってその差に応じてスイッチング回路30を制御するスイッチ制御信号322を出力端子43より出力する。
【0025】上記スイッチ制御信号発生回路29の詳細について説明する。図2を用いて説明したマッピング回路3での符号点配置では、符号点Hにおいては符号点振幅が0であり、実際の信号点は振幅0にノイズのみが加わったものである。よって、符号点Hに対する信号点より符号点振幅と信号点振幅の誤差を求めたとしても、それは伝送あるいは記録を経たことによる振幅変動ではない。
【0026】このため、信号点が符号点Hと判定された際の誤差信号を利得制御信号261として利得制御回路19に出力しても、利得制御回路19では適正な利得制御を行うことはできない。
【0027】よって、スイッチ制御信号発生回路29では、信号点振幅と比較する規定信号振幅値を、例えば、図2中斜線で示された領域を囲む円の半径で表される信号振幅とし、この規定信号振幅値に対して2系統の復調信号より求められた信号点振幅が小さい領域を利得制御負領域、斜線外を利得制御正領域とした場合に、利得制御正領域では、D/A変換器34から出力されたアナログ誤差信号321をフィルタ回路26へ出力するようにスイッチング回路30へのスイッチング制御出力322を出力し、利得制御負領域においては、D/A変換器34から出力されたアナログ誤差信号321をフィルタ回路26へ出力しないようにスイッチング回路30への制御出力322を出力するものである。
【0028】これにより、2系統のディジタル復調信号より符号点がH(直交平面上の原点)と判定された際の信号点振幅と符号点振幅の比較結果による利得制御回路での利得制御信号を無効とし利得を保持することで、実際の伝送系もしくは記録系で加算された低周波の振幅変動に対して適切な利得制御を行うことを可能とし、適正な振幅の被変調信号を得ることができる。
【0029】次に、符号判定回路18から出力される8値符号(3ビットのディジタル信号列)181はパラレル/シリアル変換器(P/S変換器)21によってパラレル/シリアル変換され、シリアルデータ列211が出力端子22より出力される。
【0030】また、フィルタ回路26では、スイッチング回路30出力301より低周波成分のみを抽出し利得制御信号261として利得制御回路19にフィードバックする。
【0031】なお、上記マッピング回路3での信号点配置及びその符号点配置下におけるスイッチ制御信号発生回路29での規定信号振幅については図2を例に説明を行ったが、図4のように符号点8点(N=3)を直交平面上での原点を中心とした半径の異なる2つの同心円上で、内側の円周上に4点(EからG)を外側の円周上に4点(AからD)を配置した符号点配置においては、信号点振幅が小さい信号点に対し上記利得制御負領域を決定するために、スイッチ制御信号発生回路29での規定信号振幅を図4中破線で示した円の半径とするものである。
【0032】なお、本実施例では判定制御回路61を説明を明確にするために図3のように構成したが、図5のように構成してもよい。
【0033】図5では、図3における符号判定回路51、符号点振幅発生回路20、信号点振幅算出回路23、減算器25、スイッチ制御信号発生回路29をROM等の記憶素子で構成したものであり、ROMテーブルに基づき動作を行うものである。
【0034】次に本発明のディジタル変復調装置の第二の実施例について図6を用いて説明する。なお、図6では、ディジタル変調装置もあわせて説明する。
【0035】まず、ディジタル復調装置では、入力端子1より入力されたシリアルデータ110がシリアル/パラレル変換器(S/P変換器)2によりNビット(Nは1以上の整数)のパラレルデータ列210に変換される。Nビットのパラレルデータ列いわゆる2N値符号はマッピング回路3に入力される。
【0036】マッピング回路3では、入力される2N値符号に対して直交平面上での符号点が割り当てられ、その符号点に対応する2系統の信号I信号310とQ信号320とが出力される。
【0037】ここでは、マッピング回路において第一の実施例で図4に記載した符号点配置を用いて以下の説明を行う。ただし、マッピング回路3は第一の実施例と同様に読みだし専用メモリ(ROM)によって構成できる。
【0038】マッピング回路3より出力されるI信号310とQ信号320とはD/A変換器5、6によりアナログ信号となり、それぞれローパスフィルタ(LPF)7、8を経て、直交変調器9に入力される。直交変調器9では、2系統の入力710、810を直交する搬送波で振幅変調し、加算して出力する。
【0039】次に、本実施例のディジタル復調装置では、直交変調器の出力910は伝送または記録を経た後、利得制御回路19に入力される。利得制御回路19では、利得制御信号261に基づいて利得を変化させて被変調信号281を増幅または減衰して出力する。
【0040】次に、利得制御回路19により正しい振幅に調整された信号191は、バンドパスフィルタ(BPF)10を経て、搬送波再生回路11、クロック再生回路12、直交検波器13に入力される。搬送波再生回路11では、復調するために必要な搬送波111を再生する。クロック再生回路12では、復調信号より符号を判定するための検出タイミングを示すクロック121を再生する。なお、搬送波再生およびクロック再生の方法は第一の実施例で説明したものと同じである。
【0041】直交検波器13では、搬送波再生回路11からの再生搬送波信号111とそれを90度位相をずらした信号112とで被変調信号101を直交検波することで復調I信号131と復調Q信号132とを出力する。復調I信号131と復調Q信号132とはそれぞれLPF14、15を経て、A/D変換器16、17でディジタル信号に変換される。A/D変換器16、17では、検出のタイミングを示すクロック再生回路12からのクロック121に同期してディジタル信号に変換される。
【0042】本実施例では、判定利得制御回路62は図7に示すように利得制御信号発生回路31と符号判定回路52より構成される。符号判定回路52では、入力端子35と入力端子36より入力される2系統のディジタル信号161、171より符号点の判定を行い、判定した符号点に対応した8値符号521を出力する。
【0043】利得制御信号発生回路31では2系統の復調信号161、171を入力とし、直交平面上での信号点振幅の算出と、符号判定回路52での判定結果に対してあらかじめメモリなどの記憶素子に記録された符号点の符号点振幅と重み係数を読み取り、信号点振幅と符号点振幅の振幅比を算出し、振幅比と重み係数を乗算して、乗算結果をD/A変換しアナログ信号311を出力する。さらに、符号判定回路18では、判定した符号点に対応する8値符号181を出力する。
【0044】ここで、利得制御信号発生回路31の実施例を図7を用いて説明する。ただし、構成を明確にするために符号判定回路52を記載した。図7に示す利得制御信号発生回路31において、信号点振幅算出回路23では、入力端子35と入力端子36よりディジタルI信号161とディジタルQ信号171とを入力してその2系統のディジタル信号で表される直交平面上での信号点振幅を算出して信号点振幅データ231を出力する。
【0045】符号点振幅発生回路20では、符号判定回路52から出力される8値符号521を入力してその値に対応した直交平面上での符号点振幅データ201を出力する。そして、除算比較回路44では、信号点振幅データ231を符号点振幅データ201で除算し、除算結果と基準利得1とを比較して比較結果をディジタル信号441として出力する。
【0046】重み係数発生回路24では、符号判定回路52から出力される8値符号521を入力してその値に応じた重み係数241を発生する。乗算器27では、重み係数発生回路24の出力である重み係数241と除算比較回路44の出力であるディジタル信号441を乗算し乗算結果である重み付けディジタル信号271を出力する。
【0047】さらに、D/A変換器33では、乗算器27から出力される重み付けディジタル信号271をD/A変換して重み付けアナログ信号311を出力端子38より出力する。
【0048】次に、符号判定回路18から出力される8値符号181はパラレル/シリアル変換器(P/S変換器)21によってパラレル/シリアル変換され、シリアルデータ列211が出力端子22より出力される。また、フィルタ回路26では、重み付けアナログ信号311より低周波成分のみを抽出し、利得制御信号261として利得制御回路19にフィードバックする。
【0049】ここで、重み係数発生回路24における重み係数241発生規則としては、図4で示した符号点配置で、直交平面上での原点あるいは符号点振幅の小さい符号点に対しては、符号点振幅の大きい符号点より小さい重み係数を割り当てる。
【0050】これは、振幅比に対応した利得制御信号261を利得制御回路19にフィードバックする場合には、大小2つの信号点振幅を有する信号に同一のノイズが加わった時に信号点振幅の小さい信号点の振幅比に及ぼす影響が大きく、信号点振幅の小さい信号点での信号振幅とその信号点に対し判定された符号点の符号点振幅との比より求めた利得制御信号に加わるノイズが大きくなり、信号振幅の小さい信号点での振幅変動に基づく利得制御では、信号振幅の大きい信号点での振幅変動に基づく利得制御に比べ、ノイズの影響が大きい。
【0051】その結果、信号振幅の小さい信号点での振幅変動に基づく利得制御では、適正な利得制御を行うことが困難となるためである。
【0052】これに対して本実施例においては、信号振幅が小さい期間において信号振幅が大きい区間に対して利得制御回路19にフィードバックされる符号点振幅と信号点振幅の振幅比に対し小さい重み係数を与え、利得制御回路19でのノイズの影響を小さくすることで、実際の伝送系もしくは記録系で加算された低周波の振幅変動に対して適切な利得制御を行うことを可能とし、適正な振幅の被変調信号を得ることができる。
【0053】なお、本実施例では判定制御回路62を説明を明確にするために図7のように構成したが、図8のように構成してもよい。図8では、図7における符号判定回路52、符号点振幅発生回路20、信号点振幅算出回路23、重み係数発生回路24、除算比較回路44、乗算器44をROM等の記憶素子で構成したものであり、ROMテーブルに基づき動作を行うものである。
【0054】なお、第一と第二の実施例においては、直交平面上での符号点振幅と信号点振幅の差あるいは比を算出し、その振幅差あるいは振幅比に応じて利得制御回路19での利得制御を行い、伝送または記録を経た被変調信号281が有する振幅変動を除去するものとしたが、例えば、復調されたI信号およびQ信号各々の振幅と、その2系統の復調信号により表される直交平面上の信号点に対して符号判定回路18で判定された符号点のI信号およびQ信号の振幅との差および振幅比を算出し、I信号振幅およびQ信号振幅各々の差信号および振幅比に対応する信号を個別のフィルタ回路を介してフィードバックしてI信号、Q信号各々に対して利得制御をかけることも可能である。
【0055】
【発明の効果】以上のように本発明によれば、伝送装置や記録装置を経ることによって生じるディジタル被変調信号の振幅変動を、データのみから構成される信号を用いて補正するために、被変調信号に冗長な既知のデータよりなるバースト信号を付加する必要がなく、実際の伝送レートまたは記録レートの低下を生じない。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013