Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
ブランキング回路 - 松下電器産業株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 ブランキング回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−46431
公開日 平成7年(1995)2月14日
出願番号 特願平5−164423
出願日 平成5年(1993)7月2日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 三木 豊
要約 目的
CRTの第1グリッドG1にブランキングパルスを印加する際、そのパルスの立ち上り、立ち下りを急峻にし、表示画質を向上すること。

構成
映像信号は映像信号処理回路21から出力され、CRT駆動回路22で増幅されてCRT23のカソードKに与えられる。ブランキングパルス発生回路24は小振幅のブランキングパルスを発生する。このパルスをアナログスイッチ25に入力し、第1の電源B1又は第2の電源B2の電圧をボルテージフォロア回路で切り換える。この出力をブランキングパルスとし、CRT23の第1グリッドG1に与える。こうするとアナログスイッチ25の出力インピーダンスが低く、オーバーシュートやアンダーシュートはなくなるため画質向上が図れる。
特許請求の範囲
【請求項1】垂直又は水平帰線期間のブランキングパルスを出力するブランキングパルス発生回路と、陰極線管をカットオフしない第1の電源及び前記陰極線管をカットオフするレベル以下の第2の電源と、前記ブランキングパルス発生回路のブランキングパルスが入力され、そのパルスのHレベル又はLレベルに応じて、夫々第1の電源又は第2の電源の電圧を選択して出力し、その信号を前記陰極線管のグリッドに与えるアナログスイッチとを具備することを特徴とするブランキング回路。
【請求項2】垂直又は水平帰線期間のブランキングパルスを出力するブランキングパルス発生回路と、陰極線管をカットオフしない第1の電源及び前記陰極線管をカットオフするレベル以下の第2の電源と、前記ブランキングパルス発生回路のブランキングパルスが入力され、そのパルスのHレベル又はLレベルに応じて、夫々第1の電源又は第2の電源の電圧を選択して出力し、その信号を前記陰極線管のカソードに与えるアナログスイッチとを具備することを特徴とするブランキング回路。
【請求項3】アナログスイッチは、夫々前記第1又は第2の電源の電圧に接続され、ブランキングパルスによって交互に前記第1又は第2の電源の電圧を伝達する一対のスイッチ回路を含むものであることを特徴とする請求項1または2記載のブランキング回路。
【請求項4】スイッチ回路は、トランジスタを用いたボルテージフォロア回路を含むものであることを特徴とする請求項3記載のブランキング回路。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明はテレビジョン受像機のブランキング回路に関するものである。
【0002】
【従来の技術】従来、CRTのブランキングについては、映像信号処理回路あるいはCRT駆動回路でブランキングパルスを挿入して、ブランキング期間にCRTのカソード入力をカットオフレベルにする方法が一般的であった。しかし近年、映像信号のブランキング期間に基準パルスを重畳して、例えばオートホワイトバランスを行う回路が実用化されている(NHKテレビ技術教科書(上),P.263−264,平成元年4月)。
【0003】このような回路ではブランキング期間のカソード電流を検出するため、CRTのカソード入力をカットオフにすることができない。そのためにCRTのカソードに代わって、第1グリッド(以下、G1と記す)に負方向のパルスを加える方式を用いる。この方式(以下、G1ブランキングと記す)ではG1に加えるパルスの波高値はCRTのカットオフレベル以上の波高値が必要であり、例えば100Vppのパルスを使用している。
【0004】G1にブランキングパルスを発生する従来のブランキング発生回路の一例を図5に示す。図5において、入力端子1は小振幅のブランキングパルスの入力端子であり、NPNのトランジスタ2のベースに与えられる。トランジスタ2は入力パルスを電圧増幅するトランジタであり、そのエミッタと接地端との間には抵抗3と、抵抗4及びコンデンサ5の直列接続体とが並列に接続される。抵抗4及びコンデンサ5は出力パルスの高周波特性を改善するものである。又トランジスタ2のコレクタは、NPNのトランジスタ6,順方向のダイオード7,8,抵抗9,抵抗10及びコイル11の並列接続体を夫々直列に介して電源VB2に接続される。
【0005】トランジスタ6は、トランジスタ2と共に入力パルスを増幅するもので、そのベースはバイアス電源VB1に接続される。例えば電源VB1,VB2の電圧は夫々12V,150Vであり、入力端子1のパルスの振幅は5VPPである。抵抗10及びコイル11は増幅パルスの高周波特性を改善するタンク回路である。
【0006】次にNPNのトランジスタ12,PNPのトランジスタ13は、トランジスタ2,6で電圧増幅されたパルスを電力増幅するスイッチング用のトランジスタである。トランジスタ12,13のベースは夫々ダイオード8のアノード,ダイオード7のカソードに接続され、夫々のエミッタは抵抗14,15の直列接続体に接続される。出力端子16は抵抗14,15の共通接続端に接続され、電力増幅されたブランキングパルスを出力する端子である。尚、ダイオード7,8及び抵抗14,15はトランジスタ12,13のバイアスを補償するために接続されている。
【0007】このように構成された従来のブランキング回路の動作について、以下図6を用いて説明する。図6はブランキング回路の入力パルスと出力パルスを示す波形図である。図5の入力端子1に図6(a)で示す5VPPのブランキングパルスが入力されると、トランジスタ6には12Vのバイアス電圧VB1が印加されているので、トランジスタ6は能動状態となり、トランジスタ2と共に入力パルスを電圧増幅する。この場合、トランジスタ2の直流利得は抵抗3と抵抗9の抵抗値で決まるが、パルスのエッジ部分の波形を補償するため、抵抗10及びコイル11のタンク回路と、抵抗4とコンデンサ5のバイパス回路で信号の高周波成分を補正する。
【0008】次に、電圧増幅されたパルスは相補接続されたトランジスタ12,13に与えられ、電力増幅される。この出力パルスは出力端子16を介してCRTのG1に与えられる。CRTのG1は容量性負荷であるために、トランジスタ12,13を夫々NPN型,PNP型とすることにより、スイッチング速度を上げている。このようにして、例えば100Vppの極性の反転されたブランキングパルスが生成され、G1に印加されて垂直又は水平走査の帰線期間にブランキングが行われる。
【0009】テレビジョン受像機によっては、カソードやG1に印加する信号レベルは異なり、図5に示す回路の後に図示しないレベルシフト回路を接続し、この回路を通してG1にブランキングパルスを印加する場合もある。又レベルシフト回路を用いずに、電源VB2,VB1,グラウンドレベルの電圧値を夫々シフトし、例えば電源VB2を0Vとし、電源VB1を−138V,グラウンドレベルを−150Vとして出力パルスのレベルを変えることもできる。
【0010】
【発明が解決しようとする課題】このように従来のブランキング回路は、小振幅のパルスをA級またはB級の増幅器で大振幅に増幅して、CRTのG1にブランキングパルスを印加するものであった。しかしながらバイポーラトランジスタを用いたパルス増幅器では、トランジスタのホール蓄積効果によって出力パルスの立ち上り、立ち下り部に遅延および波形なまりや波形歪みが生じる。
【0011】即ち、図6(a)に示す小振幅のパルスを増幅すると、G1と接続された出力端子16の波形は図6(b)又は(c)に示すような波形のパルスとなる。図6(b)に示すように、パルスの立ち上り又は立ち下り特性が悪い場合には、T1の期間は出力レベルが規定の電圧V1 に達していない。この結果、水平走査の周期でCRTの画面を見ると、水平走査の最初の部分がG1の電圧レベルが低いため、表示画面の左端部において輝度が低下するという問題を生じていた。
【0012】次に図5のタンク回路(抵抗10,コイル11)及びバイパス回路(抵抗4,コンデンサ5)回路を調整して高周波利得を上げると、立ち上り、立ち下り特性は改善される。しかしこの反面、図6(c)に示すように、出力パルスのエッジでオーバーシュート及びアンダーシュートが発生する。図6(c)のT2 の期間は、CRTの水平走査の期間でみると、表示画面の左端部に縦じまが現われるという問題を生じていた。
【0013】このように従来のバイポーラトランジスタ増幅器を用いたブランキングパルス発生回路では、ブランキングパルスの立ち上り、立ち下り特性がそのままCRTの表示画面に影響し、画質の劣化をもたらすこととなる。しかもこの立ち上り、立ち下り特性は、使用部品のばらつきや温度によっても変動するため、均一で優れた出力特性を得るのは困難である。
【0014】本発明はこのような従来の問題点に鑑みてなされたものであって、CRTに与えるブランキングパルスの立ち上り、立ち下り特性を改善して、画像の画質向上を図ることのできるテレビジョン受像機のブランキング回路を提供することを目的とする。
【0015】
【課題を解決するための手段】第1の発明は、垂直又は水平帰線期間のブランキングパルスを出力するブランキングパルス発生回路と、陰極線管をカットオフしない第1の電源及び陰極線管をカットオフするレベル以下の第2の電源と、ブランキングパルス発生回路のブランキングパルスが入力され、そのパルスのH又はLレベルに応じて、夫々第1の電源又は第2の電源の電圧を選択して出力し、その信号を陰極線管のグリッドに与えるアナログスイッチとを具備する構成である。
【0016】第2の発明は、垂直又は水平帰線期間のブランキングパルスを出力するブランキングパルス発生回路と、陰極線管をカットオフしない第1の電源及び陰極線管をカットオフするレベル以下の第2の電源と、ブランキングパルス発生回路のブランキングパルスが入力され、そのパルスのH又はLレベルに応じて、夫々第1の電源又は第2の電源の電圧を選択して出力し、その信号を陰極線管のカソードに与えるアナログスイッチとを具備する構成である。
【0017】
【作用】このような特徴を有する本発明によれば、ブランキングパルス発生回路は垂直又は水平帰線期間のブランキングパルスを小信号レベルで出力し、アナログスイッチに与える。アナログスイッチは小信号のブランキングパルスを入力すると、そのパルスのH又はLレベルに応じて、夫々第1の電源又は第2電源の電圧を選択する。こうすると第1及び第2の電源電圧が出力ブランキングパルスとなり、低インピーダンスのパルスが陰極線管に与えられる。又そのパルスはエッジ部が急峻な波形となる。
【0018】
【実施例】以下本発明の一実施例におけるテレビジョン受像機のブランキング回路について図面を参照しつつ説明する。図1は本実施例におけるブランキング回路の全体構成を示すブロック図である。
【0019】図1において、映像信号処理回路21は、映像信号の輝度及びコントラストを制御する回路であり、その出力はCRT駆動回路22に与えられる。CRT駆動回路22は、R,G,Bの各輝度信号を所定の振幅に増幅する回路であり、その出力はCRT23のカソードKに与えられる。
【0020】次にブランキングパルス発生回路24は、垂直帰線期間及び水平帰線期間における小振幅(例えば5VPP)のブランキングパルスを発生する回路である。アナログスイッチ25は、電源B1又は電源B2の電圧を選択するスイッチであり、その切換制御信号はブランキングパルス発生回路24によって与えられる。即ちアナログスイッチ25は、入力されたパルスがLレベルのときに第1の電源B1を選択し、パルスがHレベルのときに第2の電源B2を選択する回路である。電源B1はCRT23をカットオフしない電圧を有し、第2の電源B2はCRT23をカットオフする低いレベルの電圧源である。アナログスイッチ25には、後述する電源B1又はB2を断続するための一対のスイッチ回路30A,30Bが設けられ、交互にオンオフするよう構成される。アナログスイッチ25の出力はCRT23のグリッドG1に与えられる。
【0021】図2はアナログスイッチ25のオペアンプ回路によって構成されたスイッチ回路の一例を示す回路図である。図2において、第1の端子31、第2の端子32はそれぞれ第1の電源B1、第2の電源B2の入力端子であり、第3の端子33はブランキングパルス発生回路24で発生されたブランキングパルスの入力端子である。ボルテージフォロア接続されたオペアンプ30A、30Bは外部からの制御信号で出力を出したり高インピーダンスになったりするように構成され、出力は共通に出力端子34に接続されている。
【0022】一方、ブランキングパルスが入力される第3の端子33はスイッチ回路30を開閉するための切換信号の入力端子であり、オペアンプ30Bに接続されるとともにインバータ35を介してオペアンプ30Aに接続されている。
【0023】ここで、第3の端子33に図1のブランキングパルス発生回路24からHレベル、即ち電圧VDDが入力されるとオペアンプ30Bが導通する。又インバータ35の出力レベルはL、即ちVSSとなるため、オペアンプ30Aの出力は高インピーダンスとなる。従って出力端子34はB2のレベルとなる。又第3の端子33にLレベル、即ちVSSが入力されるとオペアンプ30Bは高インピーダンス出力となり、インバータ35の出力がH、即ちVDDとなるためオペアンプ30Aは導通となる。従ってこのときの出力レベルはB1となる。
【0024】図3はアナログスイッチ30A、30Bをトランジスタ回路によって構成した場合の一例を示す回路図である。図3において、第1の端子31、第2の端子32はそれぞれ第1の電源B1、第2の電源B2の入力端子であり、第3の端子36はブランキングパルス発生回路24で発生されたブランキングパルスの入力端子である。PNPのトランジスタ41、42はそれぞれのエミッタが共通に接続されて、そこに定電流源38から電流が供給されている。
【0025】PNPのトランジスタ43、44はそれぞれのエミッタがトランジスタ41のコレクタに接続され、PNPのトランジスタ45、46もそれぞれのエミッタがトランジスタ42のコレクタに接続されている。トランジスタ43、45のコレクタはNPNのトランジスタ47のコレクタおよびベースとNPNのトランジスタ48のベースに接続され、トランジスタ44、46のコレクタはトランジスタ48のコレクタおよびPNPのトランジスタ49のベースに接続されている。トランジスタ47、48のエミッタは電源B4に接続されている。
【0026】トランジスタ43、45、41のベースはそれぞれ入力端子31、32、36に接続され、トランジスタ42のベースには第5の電源B5から直流バイアスが与えられ、トランジスタ44、46のベースはトランジスタ49のエミッタと出力端子34に接続されている。トランジスタ49のコレクタは電源B4に接続されている。トランジスタ47、48はカレントミラー回路を構成し、差動増幅回路を構成するトランジスタ43、44および差動増幅回路を構成するトランジスタ45、46の能動負荷となる。トランジスタ43、44、47、48、49、定電流源38、50によりボルテージフォロア回路が構成され、同様にトランジスタ45、46、47、48、49、定電流源38、50によりボルテージフォロア回路が構成される。
【0027】入力端子36がHレベルのとき、トランジスタ41はオフとなり、トランジスタ42はオンとなる。この時、トランジスタ45、46、47、48、49、定電流源38、50により構成されるボルテージフォロア回路が動作し、入力端子32に与えられた電圧B2が出力端子34に伝達される。入力端子37がLレベルのとき、トランジスタ41はオンし、トランジスタ42はオフとなる。この時トランジスタ43、44、47、48、49、定電流源38、50により構成されるボルテージフォロア回路が動作し、入力端子31に与えられた電圧B1が出力端子34に伝達される。
【0028】このように構成された本実施例におけるブランキング回路の動作について図1〜図4を用いて説明する。図4は本実施例のブランキング回路の入出力パルスを示す信号波形図である。図1において、映像信号処理回路21はコントラスト、輝度などを制御した映像信号をCRT駆動回路22に与える。CRT駆動回路22は、入力された映像信号をCRT表示に必要な振幅に増幅し、CRT23のカソードKに印加する。ブランキングパルス発生回路24は偏向回路(図示せず)の水平パルス、垂直パルスなどを用いて、図4(a)に示す小振幅のブランキングパルスを生成し、その出力をアナログスイッチ25に与える。
【0029】ブランキングパルス発生回路24からHレベルの信号が与えられると、アナログスイッチ25の一対のスイッチ回路30A,30Bは夫々導通及び非導通となる。従ってスイッチ回路30A,30Bに夫々接続された電源B1及びB2の電圧が切換られ、大振幅のブランキングパルスが生成される。ブランキングパルスの出力インピーダンスはG1の入力インピーダンスに比べきわめて小さくすることができ、十分な駆動能力が実現される。
【0030】このようにしてアナログスイッチ25の出力端から図4(b)に示すようなブランキングパルスが出力され、CRT23のグリッドG1に出力される。ここでは図6(b)(c)の例に示すような出力波形のなまりや、オーバーシュート及びアンダーシュートなどは発生していない。このためアナログスイッチ25の出力パルスの立ち上り、立ち下りはきわめて急峻となり、CRT23の表示画面において左端部の輝度が低下したり、縦じまが発生することもなく、全画面にわたって安定した画像表示を行うことができる。
【0031】さて、バイポーラトランジスタ回路を用いて上記のレベル変換回路を構成した場合、レベル変換時に遅延が発生する。図4(b)の時間t1 ,t2 は、このレベル変換における遅延時間と、図2又は図3の回路における遅延時間の合計を示したものであるが、実際の時間t1 ,t2 の大部分はレベル変換時における遅延時間となる。従って、ブランキングパルス発生回路24において、これらの時間t1 ,t2 を補正するような位相のパルスを発生すればよい。
【0032】尚、本実施例はCRT23の第1グリッドにブランキングパルスを印加する場合について説明しているが、第1グリッド以外の他のグリッドにブランキングパルスを加える場合にも同様の効果が得られる。又第1グリッドに映像信号を加えカソードにブランキングパルスを加える場合にも同様の効果が得られることはいうまでもない。
【0033】又、本実施例で説明したPNPトランジスタ、NPNトランジスタのそれぞれの極性を変えてPNPトランジスタの代わりにNPNトランジスタ、NPNトランジスタのかわりにPNPトランジスタを用いても同様の効果が得られることはいうまでもない。
【0034】
【発明の効果】以上のように本発明によれば、第1及び第2の電源の電圧をアナログスイッチを用いて切り換え、ブランキングパルスを生成したことにより、そのパルスの出力インピーダンスを低下することができるとともに、陰極線管のグリッドやカソードに印加するブランキングパルスの立ち上り、立ち下りを急峻にすることができる。従って陰極線管の全画面にわたって、輝度むらのない安定した映像を表示することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013