Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
信号処理プロセッサ - 松下電器産業株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 信号処理プロセッサ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−36857
公開日 平成7年(1995)2月7日
出願番号 特願平5−179018
出願日 平成5年(1993)7月20日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 藤本 幸広 / 石川 利広
要約 目的
データメモリに格納している2ワードからなる2Nビット長の倍精度データの倍精度演算を高速に行うことができるようにした信号処理プロセッサを提供する。

構成
2本のNビット長のバス10、11からそれぞれNビット長の信号線12(合計2Nビット長)をラッチ2に接続する。2つのデータメモリ6、7に上位Nビット、下位Nビットに分けて格納している2Nビット長の倍精度データを2本のバス10、11、信号線12を通して同時にラッチ2に保持させる。2つのデータメモリ6、7を同時に1回アクセスするだけで2Nビット長の倍精度データをバレルシフタ3、ALU4に入力してシフト、加減算を行うことができる。
特許請求の範囲
【請求項1】 2つのデータメモリに分けて格納され、Nビット長の2本のバスに同時に読み出された2Nビット長の倍精度データの上位Nビットと下位Nビットを同時に出力する信号線が接続された信号処理プロセッサ。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、ディジタル信号処理における演算処理装置などに使用する信号処理プロセッサに関する。
【0002】
【従来の技術】従来の信号処理プロセッサとして、図2のブロック図で示すような構成が知られている。
【0003】図2において、1はNビット長のバス10、バス11に出力された2つのNビット長のデータの乗算を行う乗算器、2は乗算器1の乗算結果である2Nビット長のデータ、またはバス11に出力されたNビット長のデータを一時保持する2Nビット長のラッチ、3はラッチ2に保持された2Nビット長のデータに対して左右任意ビットのシフトを行うバレルシフタ、4はバレルシフタ3の出力と、後述するレジスタ5から出力された2Nビット長のデータ、またはバス10に出力されたNビット長のデータとの算術、論理演算を行う2Nビット長のALU、5は乗算器1の乗算結果出力やALU4の演算結果出力の複数の2Nビット長の倍精度データを一時保持するレジスタ、6、7はそれぞれNビット長のデータを格納し、バス10、11に出力するデータメモリ、8はプロセッサの動作を記述したデータを格納する命令メモリ、9は命令メモリ8からのデータを解読してプロセッサ全体の制御を行う制御回路、13はバス11とラッチ2との間に接続されたNビット長の信号線である。
【0004】以上のように構成された従来例の信号処理プロセッサにおいて、以下、本発明の要旨と関連する動作、すなわち、レジスタ5に保持している乗算器1の出力などの2Nビット長の倍精度データと、データメモリ6に上位Nビットと下位Nビットに分けて2ワードで格納されている2Nビット長の倍精度データをバレルシフタ3でシフトした結果との加減算をALU4で行う動作について説明する。
【0005】まず、データメモリ6から2Nビット長の倍精度データの下位Nビットのデータをバス11から信号線13を通して2Nビット長のラッチ2の下位Nビットに保持する。次に、データメモリ6から2Nビット長の倍精度データの上位Nビットのデータをバス11から信号線13を通して2Nビットのラッチ2の上位Nビットに保持する。2Nビット長の倍精度データがラッチ2にそろうと同時に、バレルシフタ3でラッチ2の出力をシフトする。ALU4でバレルシフタ3のシフト結果と、レジスタ5から出力された2Nビット長の倍精度データと演算を行い、その結果をレジスタ5に保持する。
【0006】このように、順番に2回のデータメモリアクセスを行うことにより、データメモリ6、7に格納している倍精度データのシフトおよび加減算を実行することができる。
【0007】
【発明が解決しようとする課題】しかしながら、上記従来の信号処理プロセッサでは、データメモリに格納している倍精度データのシフトおよび加減算を実行するには、順番に2回のデータメモリアクセスを行わなけらばならず、単精度データに比べて2倍の処理時間が必要であった。
【0008】本発明は、上記のような従来の問題を解決するものであり、データメモリに格納してある2ワードからなる倍精度データを2ワード同時に出力することにより、倍精度演算を高速に実行することができるようにした信号処理プロセッサを提供することを目的をするものである。
【0009】
【課題を解決するための手段】上記目的を達成するための本発明の信号処理プロセッサは、2つのデータメモリに分けて格納され、Nビット長の2本のバスに同時に読み出された2Nビット長の倍精度データの上位Nビットと下位Nビットを同時に出力するNビット長の信号線(合計2Nビット長)が接続され、2つのデータメモリから同時に倍精度データの上位Nビット、下位Nビットをバレルシフタ、ALUに入力することができるように構成されたものである。
【0010】
【作用】本発明は、上記構成により、2つのデータメモリに上位Nビット、下位Nビットに分けて格納している2Nビット長の倍精度データを2本のバス、信号線を通して同時にバレルシフタ、ALUに入力することができるので、2つのデータメモリに同時に1回アクセスするだけで2Nビット長の倍精度データのシフトおよび加減算を行うことができる。
【0011】
【実施例】以下、本発明の一実施例について図面を参照しながら説明する。
【0012】図1は本発明の一実施例における信号処理プロセッサを示すブロック図である。
【0013】図1において、1はNビット長のバス10、バス11に出力された2つのNビット長のデータの乗算を行う乗算器、2は乗算器1の乗算結果である2Nビット長のデータ、またはバス11に出力されたNビット長のデータを一時保持する2Nビット長のラッチ、3はラッチ2に保持された2Nビット長のデータに対して左右任意ビットのシフトを行うバレルシフタ、4はバレルシフタ3の出力と、後述するレジスタ5から出力された2Nビット長のデータ、またはバス10に出力されたNビット長のデータとの算術、論理演算を行う2Nビット長のALU、5は乗算器1の乗算結果出力やALU4の演算結果出力の複数の2Nビット長の倍精度データを一時保持するレジスタ、6、7はそれぞれNビット長のデータを格納し、バス10、11に出力するデータメモリ、8はプロセッサの動作を記述したデータを格納する命令メモリ、9は命令メモリ8からのデータを解読してプロセッサ全体の制御を行う制御回路、12はデータメモリ6、7からバス10、バス11に出力された信号を2Nビット長のラッチ2の上位Nビットと下位Nビットにそれぞれ入力するための信号線である。
【0014】図2に示す上記従来例においては、データメモリ6、または7に分けて格納してある2Nビット長の倍精度データの上位Nビットと下位Nビットをバス11のみを用い、順次、信号線13を介してラッチ2に保持させるのに対し、図1に示す本発明実施例においては、データメモリ6と7に上位ビットと下位ビットの2ワードに分けて格納してある倍精度データの上位ビットと下位ビットをバス10、11に同時に読出して信号線12を介してラッチ2に同時に保持させるようにした構成に特徴を有する。
【0015】以上のように構成された本発明実施例の信号処理プロセッサにおいて、本発明の要旨である動作、すなわち、レジスタ5に保持している乗算器1の出力などの2Nビット長の倍精度データと、データメモリ6およびデータメモリ7に2ワードで格納されている2Nビット長の倍精度データをバレルシフタ3でシフトした結果との加減算をALU4で行う動作について説明する。
【0016】あらかじめ、2Nビット長の倍精度データを上位Nビットと下位Nビットに分け、上位ビットをデータメモリ6に格納し、下位Nビットをデータメモリ7に格納しておく。そして、データメモリ6に格納してある上位Nビットのデータをバス10から信号線12を通してラッチ2の上位Nビットに保持させ、これと同時にデータメモリ7に格納してある下位Nビットのデータを、バス11から信号線12を通してラッチ2の下位Nビットに保持させる。バレルシフタ3ではラッチ2の出力をシフトする。ALU4でバレルシフタ3のシフト結果と、レジスタ5から出力された2Nビット長の倍精度データと加減算を行い、その結果をレジスタ5に保持する。
【0017】このように、本実施例によれば、2本のバス10、11からラッチ2にそれぞれNビット長の信号線(合計2Nビット長)12を接続し、2Nビット長の倍精度データを上位Nビットと下位Nビットに分けてデータメモリ6と7に格納しておくことにより、データメモリ6と7から上位Nビットと下位Nビットを同時に読み出してラッチ2に保持させることができるので、1回のデータメモリアクセスの時間で2Nビット長の倍精度データをバレルシフタ3でシフトし、ALU4で演算することができる。
【0018】
【発明の効果】以上説明したように本発明によれば、Nビット長の2本のバスにそれぞれNビット長の信号線(合計2Nビット長)を接続することにより、2つのデータメモリに分けて格納している2Nビット長の倍精度データメモリの上位Nビットと下位Nビットを2本のバスと信号線により同時に読み出して出力し、バレルシフタ、ALUに入力することができるので、1回のデータメモリアクセスの時間で2Nビット長の倍精度データをバレルシフタ、ALUに入力することができ、したがって、2Nビット長の倍精度データの演算を高速に行うことができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013