米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 信号処理回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−30827
公開日 平成7年(1995)1月31日
出願番号 特願平5−155080
出願日 平成5年(1993)6月25日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 家合 政敏
要約 目的
キャリアオフ検出時間を短くできるデジタル式自動利得制御装置の信号処理回路を提供する。

構成
解析器101と、この解析器101でレベル抽出に必要なサイクル回数を設定する設定回路102と、解析値を判定する判定器103と、制御値に細かい利得可変を行わせるレベル値eを加算して結果を制御値とする加算器104と、制御値からレベル値eを減算して結果を制御値とする減算器105と、制御値がキャリアオフレベルに相当する制御値yとの大きさの判定器106と、前記制御値の判定結果を出力する出力器107と、比較器108と、可変利得制御値に利得可変レベル値のm倍の値を加算する加算器109とで構成し、大信号入力時からのキャリアオフでも時間をかけずにキャリアオフ検出を実現できるようにした。
特許請求の範囲
【請求項1】受信信号をデジタル制御型の可変利得回路に入力して前記可変利得回路の出力信号をA/Dコンバータでデジタル信号に変換し、前記A/Dコンバータのデジタル信号を信号処理回路で解析して前記信号処理回路での解析レベルが常に一定になるように前記信号処理回路から前記可変利得回路にデジタルデータを送って利得を制御し、前記可変利得回路への制御データ量でレベル判定を行なわせて、その結果をキャリア検出信号に出力するデジタル式自動利得制御装置の信号処理回路であって、受信データのレベルをX値とする解析器と、前記デジタル式自動利得制御装置内のA/Dコンバータのサンプリング時間を1サイクルとして、前記解析器でレベル抽出に必要なサイクル回数を設定する設定回路と、前記X値が最適信号レベル値より小さいかを判定する判定器と、前記デジタル式自動利得制御装置内の可変利得回路の利得を制御する制御値に細かい利得可変を行わせるレベル値eを加算して結果を制御値とする加算器と、制御値から前記レベル値eを減算して結果を制御値とする減算器と、制御値がキャリアオフレベルに相当する制御値との大きさを判定する判定器と、前記制御値の判定の結果を出力する出力器と、受信信号レベル値とキャリアオフレベルとの比較器と、制御値に利得可変レベル値の複数倍の値を加算する加算器とを備えたことを特徴とする信号処理回路。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明はデータ通信機器等の小信号から大信号まで取り扱うデジタル式自動利得制御装置において、受信信号を解析して、その受信信号を信号処理する回路を制御する信号処理回路に関するものである。
【0002】
【従来の技術】一般的にデジタル式の信号処理回路を用いての受信信号の検出には、図3に示すようなデジタル式自動利得制御装置において、受信信号301をデジタル制御型の可変利得回路302に入力し、可変利得回路302の出力信号をA/Dコンバータ303でデジタル信号に変換する。そしてA/Dコンバータ303が出力するデジタル信号を信号処理回路304で解析し、信号処理回路304での解析レベルが常に一定になるように信号処理回路304から可変利得回路302にデジタルデータを送って利得を制御する。そして、可変利得回路302への制御データ量でレベル判定を行なわせて、その結果をキャリア検出信号305に出力する。
【0003】前記動作を制御するところは信号処理回路304であり、図4を参照しながら説明する。図4において、401は受信データのレベルViをX値とする解析器である。402はA/Dコンバータ303のサンプリング時間を1サイクルとして、解析器401でレベル抽出に必要なサイクル回数nの設定回路である。403はX値が最適信号レベル値Aより小さいかを判定する判定器である。404は可変利得回路302の利得を制御する制御値に細かい利得可変を行わせるレベル値eを加算して結果を制御値とする加算器である。405は前記と同様に制御値からレベル値eを減算して結果を制御値とする減算器である。406は制御値がキャリアオフレベルに相当する制御値yとの大きさの判定器である。407は前記制御値の判定の結果を出力する出力器である。解析器401から減算器405,判定器406までの経路を常に繰り返してデジタル式自動利得制御装置を制御している。
【0004】以上のように構成された信号処理回路について、以下その動作を説明する。図5は制御結果による信号の状態図を示している。
【0005】図5において、(a)は21線を受信信号301の信号レベルとし、22線を可変利得回路302の利得とすると受信信号301が21線のように大信号から徐々に小信号に遷移した時、可変利得回路302の利得が22線のように徐々に増加し、受信信号がオフレベルに達するレベル24の時の可変利得回路302の利得制御値で信号処理回路304にてキャリアオフを検出し、キャリア検出信号305にオフを示す状態を出力する。
【0006】
【発明が解決しようとする課題】しかしながら、図5の(b)の21線に示すように受信信号301が大信号からキャリアオフレベルに急激に遷移した時には、可変利得回路302の利得は図5(a)と同様に、22線のように徐々に増加して、受信信号がオフレベル24に達していても、可変利得回路302がオフレベルに相当する利得値23に到達するまでに一定の時間t2を要してしまう。また、図5(c)の21線に示すように受信信号301が小信号からキャリアオフレベルに急激に遷移した場合には、可変利得回路101が増幅状態から22線のように徐々に増加するが、受信信号301がオフレベル24に達してからの可変利得回路302がオフレベル23に相当する利得値に到達する時間t3は、前記時間t2より短いことは容易に理解できる。
【0007】以上のように従来は、受信信号が大信号時からキャリアオフレベルまでの急激な遷移に対してキャリアオフ検出時間が長くなってしまうという課題があり、本発明はキャリアオフ検出時間を短くできるデジタル式自動利得制御装置の信号処理回路を提供することを目的とする。
【0008】
【課題を解決するための手段】前記従来の課題を解決するために本発明の信号処理回路は、以下のような構成を有している。すなわち、受信信号をデジタル制御型の可変利得回路に入力して前記可変利得回路の出力信号をA/Dコンバータでデジタル信号に変換し、前記A/Dコンバータのデジタル信号を信号処理回路で解析して前記信号処理回路での解析レベルが常に一定になるように前記信号処理回路から前記可変利得回路にデジタルデータを送って利得を制御し、前記可変利得回路への制御データ量でレベル判定を行なわせて、その結果をキャリア検出信号に出力するデジタル式自動利得制御装置の信号処理回路であって、受信データのレベルをX値とする解析器と、前記デジタル式自動利得制御装置内のA/Dコンバータのサンプリング時間を1サイクルとして、前記解析器でレベル抽出に必要なサイクル回数を設定する設定回路と、前記X値が最適信号レベル値より小さいかを判定する判定器と、前記デジタル式自動利得制御装置内の可変利得回路の利得を制御する制御値に細かい利得可変を行わせるレベル値eを加算して結果を制御値とする加算器と、制御値からeを減算して結果を制御値とする減算器と、制御値がキャリアオフレベルに相当する制御値との大きさを判定する判定器と、前記制御値の判定の結果を出力する出力器と、受信信号レベル値とキャリアオフレベルとの比較器と、制御値に利得可変レベル値の複数倍の値を加算する加算器とを備えたことを特徴とする。
【0009】
【作用】前記構成により、可変利得回路の利得制御値を2種類設け、急激なキャリアオフ時には可変利得回路の可変利得ステップを大きい単位で制御するので、大信号入力時からのキャリアオフでも時間をかけずにキャリアオフ検出を実現できる。
【0010】
【実施例】以下、本発明の一実施例について図面を参照しながら説明する。図1および図2は本実施例に係る信号処理回路の構成を示すフロー図および制御結果による信号の状態図である。図3はデジタル式自動利得制御装置のブロック図である。
【0011】図1に示すように本実施例に係る信号処理回路は、受信データのレベルViをX値とする解析器101と、図3に示すA/Dコンバータ303のサンプリング時間を1サイクルとして、解析器101でレベル抽出に必要なサイクル回数nを設定する設定回路102と、X値が最適信号レベル値Aより小さいかを判定する判定器103と、図3に示す可変利得回路302の利得を制御する制御値に細かい利得可変を行わせるレベル値eを加算して結果を制御値とする加算器104と、加算器104と同様に制御値からレベル値eを減算して結果を制御値とする減算器105と、制御値がキャリアオフレベルに相当する制御値yとの大きさの判定器106と、前記制御値の判定の結果を出力する出力器107と、受信信号レベル値XとキャリアオフレベルBとの比較器108と、可変利得制御値に利得可変レベル値のm倍の値を加算する加算器109とを備えている。
【0012】以上のように構成された本実施例に係る信号処理回路について、以下その動作を説明する。
【0013】受信データのレベルXがキャリアオフレベルB以上であれば、可変利得回路302の利得を制御する制御値に細かい利得可変を行わせるレベル値eを加算して、結果を制御値とする加算器104を通り、制御値がキャリアオフレベルに相当する制御値yとの大きさの判定器106を介して従来と同様のループで制御する。しかし、受信データのレベルXがキャリアオフレベルB以下であれば、可変利得回路302の利得を制御する制御値に前記レベル値eのm倍の値で加算していき、キャリアオフ判定器106で判定結果を得れるようにする。
【0014】次に図3を参照しながら図2で制御結果を説明すると、図2(a)では受信信号301が21線のように緩やかに減少すると、可変利得回路302の利得は従来と同様に緩やかに増加するが、図2(b)では受信信号301が21線のように急激にキャリアオフレベル24に達すると、可変利得回路302の利得は粗い利得制御が行われ、オフレベル23に相当する利得値に到達する時間t4は従来より充分短くなる。
【0015】
【発明の効果】本発明の信号処理回路によれば、受信信号の大信号状態から急激なキャリアオフへの遷移時のキャリアオフ検出時間は、従来よりも大幅に短縮できる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013