米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 順次走査方式対応撮像装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−30821
公開日 平成7年(1995)1月31日
出願番号 特願平5−174077
出願日 平成5年(1993)7月14日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 金川 良治 / 浅田 良次
要約 目的
光電変換部に蓄積した奇数ラインの信号群と偶数ラインの信号群を異なるタイミングで読み出す撮像素子を用いた順次走査方式対応撮像装置における動画像の画像劣化を減少させる。

構成
撮像素子1は光電変換部に蓄積した奇数ラインの信号群と偶数ラインの信号群を異なるタイミングで読み出し出力する。撮像素子1より出力されたアナログ信号はA/D変換器2でデジタル信号に変換され、順次走査信号変換器3でA/D変換器2の出力信号を順次走査信号に変換される。そして、順次走査信号変換回路3の出力信号をフィルター回路4で垂直方向にフィルター処理を行い、撮像信号出力として出力する。
特許請求の範囲
【請求項1】 光電変換部に蓄積した奇数ラインの信号群と偶数ラインの信号群を異なるタイミングで読み出し、1フィールド期間内に、全ての信号の出力を行うためのタイミングが、前記奇数ラインの信号群の全てを出力するタイミングと前記偶数ラインの信号群の全てを出力するタイミングとで異なる撮像素子と、前記撮像素子より出力されたアナログ信号をデジタル信号に変換するA/D変換器と、前記A/D変換器の出力信号を順次走査信号に変換する順次走査信号変換回路と、前記順次走査信号変換回路の出力信号を垂直方向にフィルター処理を行うフィルター回路と、を備えたことを特徴とする順次走査方式対応撮像装置。
【請求項2】 光電変換部に蓄積した奇数ラインの信号群と偶数ラインの信号群を異なるタイミングで読み出し、1フィールド期間内に、全ての信号の出力を行うためのタイミングが、前記奇数ラインの信号群の全てを出力するタイミングと前記偶数ラインの信号群の全てを出力するタイミングとで異なる撮像素子と、前記撮像素子が光電変換部に蓄積した電荷を基盤(sub)領域に抜き出す電子シャッター動作を行うためのパルスを発生する電子シャッターパルス発生器と、前記撮像素子より出力されたアナログ信号をデジタル信号に変換するA/D変換器と、前記A/D変換器の出力信号を順次走査信号に変換する順次走査信号変換回路と、前記順次走査信号変換回路の出力信号を垂直方向にフィルター処理を行うフィルター回路と、前記電子シャッターパルス発生器により定められるシャッタースピードに応じて前記フィルター回路の特性をコントロールするコントロール回路と、を備えたことを特徴とする順次走査方式対応撮像装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、順次走査方式に対応する撮像装置に関するものである。
【0002】
【従来の技術】近年、EDTV2等で順次走査動作の撮像装置が必要になっている。また、順次走査動作を実現するために新しいフレームインターライントランスファ型Charge Coupled Device撮像素子(以下、FIT-CCDとする)が提案されている。
【0003】図9はFIT-CCDの内部構成を示した構成図である。図9において、9は奇数ライン光電変換部、10は偶数ライン光電変換部、11は垂直転送ライン、12は奇数ライン記憶エリア、13は偶数ライン記憶エリア、24は水平転送ラインである。
【0004】図10はFIT-CCDの撮像信号出力を示した信号タイミング図である。以下、図9,図10を用いてこの新しいFIT-CCDについて説明を行う。
【0005】偶数ライン光電変換部10で変換された信号(電荷)は、第1の読み出しパルスにより垂直転送ライン11に転送され、転送された信号は高速転送パルスにより奇数ライン記憶エリア12に転送される。その後、奇数ライン光電変換部9で変換された信号(電荷)は第2の読み出しパルスにより垂直転送ライン11に転送され、その後、高速転送パルスにより奇数ライン記憶エリア12に記憶された偶数ライン信号を偶数ライン記憶エリア13に転送するとともに垂直転送ライン11に転送された奇数ライン信号を奇数ライン記憶エリア12に転送する。その後、偶数ライン記憶エリア13と奇数ライン記憶エリア12に転送された信号は水平ブランキング期間に1ラインずつ水平転送ライン24に転送され、水平転送ライン24に転送された信号は水平転送パルスにより水平走査に同期して順次撮像素子の出力として出力される。なお、偶数ライン光電変換部10と奇数ライン光電変換部9からの信号の読み出しは垂直ブランキング期間内に行われる。また、水平転送ライン24からの全ての信号の出力は1フィールド期間内に行われる。このような動作の撮像信号出力は図10で示されるものとなる。つまり、1フィールドの約半分の期間で奇数ラインの信号の全てが出力され、残りの半分の期間で偶数ラインの信号の全てが出力される撮像信号となる。
【0006】撮像素子から出力された偶数ライン信号と奇数ライン信号を1水平走査ライン毎に交互に出力することで順次走査信号の出力を行う。
【0007】
【発明が解決しようとする課題】上記構成の撮像素子を用いた順次走査方式対応撮像装置において、物体が水平移動時に得られる画像について図11を用いて説明する。
【0008】図11のaは撮像素子に対して第1の読み出しパルスが発生する時刻t1での物体の位置を示しており、横軸は水平画素、縦軸は垂直画素でnは水平画素における物体の開始位置である。
【0009】図11のbは撮像素子に対して第2の読み出しパルスが発生する時刻t2での物体の位置を示しており、横軸は水平画素、縦軸は垂直画素でn+xは水平画素における物体の開始位置である。
【0010】図11のcは撮像装置から得られる画像を示したものである。撮像素子は図11のaにおける偶数ライン信号を出力し、その後、図11のbにおける奇数ライン信号を出力する。
【0011】以上、上記撮像素子を用いた撮像装置より出力された信号より得られる順次走査信号は図11のcで示す通り物体の奇数ラインと偶数ラインが水平方向にずれるという問題点を有する。
【0012】
【課題を解決するための手段】上記課題を解決するため、本発明の順次走査方式対応撮像装置は、光電変換部に蓄積した奇数ラインの信号群と偶数ラインの信号群を異なるタイミングで読み出し、1フィールド期間内に、全ての信号の出力を行うためのタイミングが、前記奇数ラインの信号群の全てを出力するタイミングと前記偶数ラインの信号群の全てを出力するタイミングとで異なる撮像素子と、前記撮像素子より出力されたアナログ信号をデジタル信号に変換するA/D変換器と、前記A/D変換器の出力信号を順次走査信号に変換する順次走査信号変換回路と、前記順次走査信号変換回路の出力信号を垂直方向にフィルター処理を行うフィルター回路と、を備えたものである。
【0013】また、本発明の順次走査方式対応撮像装置は、光電変換部に蓄積した奇数ラインの信号群と偶数ラインの信号群を異なるタイミングで読み出し、1フィールド期間内に、前記奇数ラインの信号群の全てを出力した後前記偶数ラインの信号群の全てを出力するか、前記偶数ラインの信号群の全てを出力した後奇数ラインの信号群の全てを出力する撮像素子と、前記撮像素子が前記光電変換部に蓄積した電荷を基盤(sub)領域に抜き出す電子シャッター動作を行うためのパルスを発生する電子シャッターパルス発生器と、前記撮像素子より出力されたアナログ信号をデジタル信号に変換するA/D変換器と、前記A/D変換器の出力信号を順次走査信号に変換する順次走査信号変換回路と、前記順次走査信号変換回路の出力信号を垂直方向にフィルター処理を行うフィルター回路と、前記電子シャッターパルス発生器により定められるシャッタースピードに応じて前記フィルター回路の特性をコントロールするコントロール回路と、とを備えたものである。
【0014】
【作用】上記構成により、撮像素子の出力信号をA/D変換器によりデジタル信号に変換を行い、変換されたデジタル信号を順次走査信号回路により順次走査信号に変換を行い、変換された順次走査信号をフィルター回路により垂直方向のフィルター処理を行うことで、動画像における画像劣化、つまり偶数ラインと奇数ラインでの画像ずれをなくすことができる。
【0015】また、動画像撮影時に解像度の向上の為に電子シャッター機能を有するとき電子シャッターのスピードに応じてコントロール回路によりフィルター回路の特性を変化させることで垂直解像度の劣化を減少させることができる。
【0016】
【実施例】本発明の実施例について説明する。
【0017】図1は本発明の第1の実施例における順次走査方式対応撮像装置のブロック図である。図1において、1は撮像素子、2はA/D変換器、3は順次走査信号変換回路、4はフィルター回路、5は読み出しパルス発生器、6は転送用パルス発生器である。
【0018】また、図2は図1におけるフィルター回路4の一実施例のブロック図である。図2において、15は1水平走査期間の遅延回路、16は1水平走査期間の遅延回路、17はフィルター係数k1を乗数とする乗算器、18はフィルター係数k2を乗数とする乗算器、19はフィルター係数k3を乗数とする乗算器、20は乗算器17と乗算器18と乗算器19の出力値の加算を行う加算器である。
【0019】また、図3は物体が水平移動したときの順次走査信号変換回路3から受け取る各ラインの信号を示した信号波形図である。横軸は時間、縦軸は信号レベルである。
【0020】また、図4は順次走査信号変換回路の構成を示したブロック図である。図4において、21はフレームメモリ、22は書き込みアドレス発生器、23は読み出しアドレス発生器である。
【0021】図5は書き込みアドレス発生器22により発生する書き込みアドレスとA/D変換器2より出力される映像信号との関係を示したタイミングチャートである。
【0022】以下、本発明の第1の実施例の動作を、図1〜図5,図9を用いて説明する。読み出しパルス発生器5で発生した第1の読み出しパルスにより偶数ライン光電変換部10に蓄積された偶数ライン信号を垂直転送ライン11に転送する。垂直転送ライン11に転送された偶数ライン信号は転送用パルス発生器6で発生した高速転送パルスにより奇数ライン記憶エリア12に転送される。垂直転送ライン11に転送された偶数ライン信号がすべて転送された後、読み出しパルス発生器5で発生した第2の読み出しパルスにより奇数ライン光電変換部9に蓄積された奇数ライン信号を垂直転送ライン11に転送する。その後転送用パルス発生器6で発生した高速転送パルスにより、奇数ライン記憶エリア12に記憶された偶数ライン信号を偶数ライン記憶エリア13に転送するとともに垂直転送ライン11に転送された奇数ライン信号を奇数ライン記憶エリア12に転送する。
【0023】垂直転送ライン11に転送された奇数ライン信号のすべての転送が終了した後偶数ライン記憶エリア13に記憶された偶数ライン信号と奇数ライン記憶エリア12に記憶された奇数ライン信号は水平ブランキング期間に1ラインずつ水平転送ライン24に転送され、水平転送パルスにより水平走査に同期し出力される。
【0024】以上の動作により撮像素子1から従来例と同様の映像信号が出力される。撮像素子1から出力された映像信号はA/D変換器2によりデジタル信号に変換される。
【0025】順次走査信号変換回路3は図4で示す構成よりなり、A/D変換器2より受け取った飛び越し走査のデジタル信号を順次走査の信号に変換する回路であり、フレームメモリ21は少なくとも1つの入力ポートと、この入力ポートとは別で非同期動作をする出力ポートを少なくとも1つ備えたメモリで、書き込みアドレス発生器22で発生した書き込みアドレスとA/D変換されたデジタル信号を受け取り、書き込みアドレスに従いデジタル信号を記憶し、読み出しアドレス発生器23により発生したアドレスに従い記憶したデジタル信号をフィルター回路4に出力する。書き込みアドレス発生器22で発生するアドレスは、図5で示す通りで、フレームメモリ21のアドレスを1,2,・・・,n-1,n,n+1,n+2,・・・,2n-1,2n,2n+1,2n+2,・・・,3n-1,3n,3n+1,3n+2,・・・(nは水平画素数)とすると、撮像素子1からの出力信号が偶数ライン信号の時はn+1,n+2,・・・,2n-1,2n,3n+1,3n+2,・・・といったアドレスを発生し、撮像素子1からの出力信号が奇数ライン信号の時は1,2,3,・・・,n-1,n,2n+1,2n+2,……といったアドレスを発生する。これにより、フレームメモリ21に撮像素子1からの出力信号を順次走査信号の形式で記憶できる。
【0026】読み出しアドレス発生器23によるアドレス発生はフレームメモリ21の先頭アドレスから順次発生させることでフレームメモリ21の出力信号は順次走査信号となることで、順次走査信号変換回路3の出力信号が順次走査の信号となる。
【0027】フィルター回路4は図2で示す2H型の垂直方向のローパスフィルターで受け取ったデジタル信号に対し垂直方向のフィルター処理を行う回路である。ここで、順次走査信号変換回路3から受け取る信号を図3で示す物体の水平移動時における信号とした場合について考える。図3の信号は水平走査ライン毎の信号波形を示し、ハイレベルが物体の信号レベルを示している。この信号に対して、例えば図2における係数k1,k2,k3をk1=1/4,k2=1/2,k3=1/4と設定しフィルター処理を行うと、フィルター回路4の伝達関数が1/4+1/2*Z-1+1/4*Z-2となり(Z=順次走査時の1水平走査遅延時間)、この特性は525TV本を零点とするローパスフィルターとなる。つまり、読み出しタイミングの差による水平方向の信号のずれを垂直方向にローパスフィルターをかけることにより、平均化し除去している。これにより1水平走査ライン毎の段差がなくなり図6で示す信号を出力する。
【0028】図7は本発明の第2の実施例における順次走査方式対応撮像装置のブロック図である。
【0029】図7において、1は撮像素子、2はA/D変換器、3は順次走査信号変換回路、4はフィルター回路、5は読み出しパルス発生器、6は転送用パルス発生器、7は電子シャッターパルス発生器、8はコントロール回路で、図1との違いは電子シャッターパルス発生器7とコントロール回路8が追加されたことであり、その他の回路等は第1の実施例と殆ど同様なものである。
【0030】図8は図7におけるフィルター回路4の周波数特性を示す周波数特性図である。
【0031】以下、本発明の第2の実施例の動作を、図7,図8及び第1の実施例の説明で用いた、図2,図4,図9,図11を用いて説明する。
【0032】図7において、撮像素子1と、A/D変換器2と、順次走査信号変換回路3と、読み出しパルス発生器5と、転送用パルス発生器6は、第1の実施例で説明した通りである。
【0033】電子シャッターパルス発生器7は、撮像素子1の偶数ライン光電変換部10と奇数ライン光電変換部9のすべての信号が偶数ライン記憶エリア13と奇数ライン記憶エリア12に転送されてから、次の読み出しパルスが発生する前に、撮像素子1に対し撮像素子1の偶数ライン光電変換部10及び奇数ライン光電変換部9に蓄積された信号を基盤(sub)に掃き出す電子シャッター動作を行わせるためのパルスを発生する。コントロール回路8は電子シャッターパルス発生器7が発生するパルスによる電子シャッターのスピードに応じてフィルター回路4の特性を変化させるための情報をフィルター回路4に送る。
【0034】フィルター回路4は受け取ったデジタル信号に対しコントロール回路8より受け取った情報によりフィルターの特性を変化させ垂直方向のフィルター処理を行う回路で、シャッタースピードが高速になるにつれ、フィルターの特性が図8で示す特性のグラフ1,グラフ2,・・・と変化する様にフィルター処理を行う。
【0035】以上の動作により、例えばシャッタースピードが遅い時(静止画像の時)、フィルター回路4における図2の係数k1,k2,k3をk1=1,k2=0,k3=0とすることにより、フィルター回路4に入力された信号がフィルター処理される事なく出力され、また、シャッタースピードが高速の時(動画像の時)フィルター回路4における図2の係数k1,k2,k3をk1=1/4,k2=1/2,k3=1/4とすることによりフィルター回路4の伝達関数が1/4+1/2*Z-1+1/4*Z-2となり、これは525TV本を零点とするローパスフィルターであり、垂直方向に大きくローパスフィルターをかける。つまり、シャッタースピードが高速の時は、高速の被写体を撮影中と考えられ、それ故、図11のcに示す画像のずれも大きくなると考えられ、そのずれを目立たなくするようフィルター特性をコントロールする。このように、撮像素子1に対するシャッター動作のスピードに対応してフィルター回路4によるフィルター処理を行うことで、静止画像に対する垂直解像度を低下させることなく、動画像に対する画像劣化を減少させることができる。
【0036】
【発明の効果】以上説明したように、本発明によれば、奇数ラインの信号と偶数ラインの信号を異なるタイミングで読み出す撮像素子を用いた順次走査方式対応撮像装置での動画像における画像劣化をフィルター処理を行うことで減少させることができる。
【0037】また、フィルター処理を撮像素子に対するシャッター動作のスピードに対応することで静止画に対する垂直解像度を落とすことなく、動画像に対する画像劣化を減少させることができ、その実用的価値は大きい。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013