Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
変調波通信方法 - 松下電器産業株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 変調波通信方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−30593
公開日 平成7年(1995)1月31日
出願番号 特願平5−175235
出願日 平成5年(1993)7月15日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 阿部 朋明 / 河崎 渉 / 高野 敏幸
要約 目的
伝送路として電気的導体のケーブルを用いた場合に、不要な高調波成分を取り除き、伝送路から輻射ノイズを低減する。

構成
正弦波発振器1から基準信号が発生したときに、この信号に応答してアナログPLL回路2から周波数fと周波数2fの正弦波信号を出力させる。このときCPU7から送信データ14を出力し、これに応答してラッチ8から同期送信データ15を出力させ、この同期送信データ15の論理が0と1のときで周波数の相異なる信号が伝送路21へ出力される。この信号を受信側で論理レベルの信号に変換し、遅延回路18で2分の1ビット長に遅延して、さらに排他的論理和演算し、受信NRZ信号として復調する。
特許請求の範囲
【請求項1】 2値論理で生成された送信情報をその論理が0と1によってそれぞれ周波数が相異なり且つ論理0と論理1の期間が2分の1波長の整数倍となる交流信号に変換して変調波信号を生成し、この変調波信号を送信側から伝送路へ送信し、この変調波信号を伝送路を介して受信した受信側で、受信した変調波信号をその信号の周波数の差に応じた2値論理の受信情報に復調する変調波通信方法。
【請求項2】 交流信号として正弦波に近似した信号を用いる請求項1記載の変調波通信方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は変調波通信方法に係わり、特に、送信回路と受信回路とを伝送路を介して接続し、送信回路と受信回路との間で変調波信号の授受を行うに好適な変調波通信方法に関する。
【0002】
【従来の技術】従来、この種の通信システムでは、電気的導体を通信媒体として用いて2値論理レベルの信号を授受する方法や光ファイバーケーブルを通信媒体として用いて光の変調信号を授受する方法が採用されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従来の2値論理レベルの信号を授受する方法では、伝送レートが高くなると不要な高調波成分を取り除くためのフィルタが多段になり、通信設備が高価になるという欠点がある。また光ファイバーケーブルを使用した通信方法では、光ファイバーケーブルが現状では電気的導体のケーブルに比べて高価であり且つ可撓性に欠けるという問題点がある。
【0004】本発明は、このような従来の課題を解決するものであり、伝送路に電気的導体を用いても輻射ノイズを低減することができる変調波通信方法を提供することを目的とするものである。
【0005】
【課題を解決するための手段】本発明は、上記目的を達成するために、2値論理で生成された送信情報をその論理が0と1によってそれぞれ周波数が相異なり且つ論理0と論理1の期間が2分の1波長の整数倍となる交流信号に変換して変調波信号を生成し、この変調波信号を送信側から伝送路へ送信し、この変調波信号を伝送路を介して受信した受信側で、受信した変調波信号をその信号の周波数の差に応じた2値論理の受信情報に復調する変調波通信方法を採用したものである。
【0006】また前記変調波通信方法を適用するに際しては、交流信号として正弦波に近似した信号を用いることが望ましい。
【0007】
【作用】したがって、本発明によれば、送信側から受信側へ変調波信号を送信する際に、伝送路へ送信する変調波信号の伝送波形を二つの周波数の正弦波信号の組み合わせとすることができ、伝送路に電気的導体のケーブルを用いても、簡易なフィルタで不要な高調波成分を取り除いて輻射ノイズを低減することができる。
【0008】
【実施例】図1は本発明の第1実施例の送信側を示すブロック図であり、図2は図1に示す各部の信号波形を示すタイミング図である。図1において、送信側には正弦波発振器1、アナログPLL回路2、アナログスイッチ3,4、インバータ5、波形整形回路6、CPU7、Dタイプのラッチ8、ローパスフィルタ9、アンプ10が設けられており、アンプ10の出力側が電気的導体で構成された伝送路に接続されている。
【0009】正弦波発振器1は正弦波の基準信号をアナログPLL回路2へ出力するように構成されている。アナログPLL回路2は、正弦波発振器1から基準信号を受けたときに、この基準信号から2種類(本実施例では周波数がf及び2f)の同期した正弦波信号を出力するようになっている。すなわちアナログPLL回路2からアナログスイッチ3と波形整形回路6に周波数fの正弦波信号が出力され、アナログスイッチ4には周波数2fの正弦波信号が出力されるようになっている。波形整形回路6に入力された正弦波信号が波形整形された後タイミング信号13としてCPU7のINT端子及びラッチ8に入力されるようになっている。CPU7はINT端子に入力されたタイミング信号13の立ち下がりエッジを検出したときに、DT端子に送信データ14を論理レベルで設定するようになっている。この送信データ14がラッチ8に入力されると、ラッチ8は立ち上がりエッジで動作し、同期送信データ15をインバータ5を介してアナログスイッチ3へ出力するとともにアナログスイッチ4へ出力するようになっている。アナログスイッチ3は同期送信データ15の論理が1のときにインバータ5を介して入力される信号によってオンとなる。このときアナログスイッチ4はオフとなる。すなわちアナログスイッチ3,4は同期送信データ15の論理によって交互にオンオフするようになっている。そしてアナログスイッチ3または4からの信号がローパスフィルタ9に入力されると、ローパスフィルタ9では、周波数2fの信号を通過させ、不要な高調波成分を取り除いた信号をアンプ10へ出力するようになっている。
【0010】一方、受信側にはコンパレータ17、遅延回路18、EXORゲート19、CPU20が設けられており、コンパレータ17の入力側が伝送路21を介して送信側のアンプ10に接続されている。コンパレータ17は伝送路21から入力されたアナログ信号を論理信号に変換するように構成されており、コンパレータ17から出力される論理信号は遅延回路18を介して遅延回路出力23としてEXORゲート19の一方の入力端子に入力されるとともにコンパレータ出力22として直接EXORゲート19の他方の入力端子に入力されるようになっている。このEXORゲート19からは入力信号の排他的論理和にしたがった遅延検波出力(受信NRZ信号)24が出力され、この信号がCPU20に受信データとして入力されるようになっている。そして遅延回路18ではコンパレータ17の出力信号22をデータの2分の1ビット長(本実施例では周波数fの2分の1波長)遅延させるようになっている。
【0011】次に、図2と図4により上記第1実施例の動作について説明する。まず、正弦波発生器1からアナログPLL回路2へ基準信号が出力されると、PLL回路2からは周波数f及び周波数2fの2種類の同期した正弦波信号11,12がアナログスイッチ3,4、波形整形回路6へ出力される。そして周波数fの信号11が波形整形回路6に入力されると、波形整形回路6からはタイミング信号13がCPU7のINT端子及びDタイプのラッチ8のクロック端子に出力される。このときCPU7はINT端子の立ち下がりエッジを検出するとDT端子に送信データ14を論理レベルで出力する。送信データ14がラッチ8に入力されると、ラッチ8は送信データ14を正弦波信号11,12と同期させて同期送信データ15を出力する。この同期送信データ15がインバータ5を介してアナログスイッチ3に入力されるとともに直接アナログスイッチ4に入力されると、同期送信データ15の論理が1のときアナログスイッチ3がオフに、アナログスイッチ4がオフになる。逆に同期送信データ15の論理が0のときにはアナログスイッチ3がオフに、アナログスイッチ4がオンになる。すなわち、同期送信データ15の論理1,0に対応して周波数f,2fの正弦波信号が合成され、出力信号16が変調波信号としてローパスフィルタ9に出力される。この信号はローパスフィルタ9で不要な高調波成分が取り除かれた後アンプ10で増幅され、伝送路へ送出される。
【0012】送信側からの変調波信号が伝送路21を介して受信側のコンパレータ17に入力されると、この変調波信号がコンパレータ17で論理信号に変換されて、コンパレータ出力22となる。コンパレータ出力22は遅延回路18でデータの2分の1ビット長遅延された遅延回路出力23としてEXORゲート19に出力される。他方、コンパレータ出力22は直接EXORゲート19に入力される。そしてEXORゲート19に入力された各入力信号の排他的論理和演算がEXORゲート19で行われ、このEXORゲート19からは排他的論理和演算にしたがった遅延検波出力24が出力される。すなわちこのゲート19からは受信した変調波信号をその信号の周波数の差に応じた2値論理の受信情報として遅延検波出力24が出力されることになる。そしてこの信号はCPU20に受信NRZ信号として入力される。
【0013】このように、上記第1実施例によれば、伝送路21への出力信号は2種類の同期した正弦波信号の組み合わせとなるため、変調波信号が伝送路21を伝送する際にこの変調波信号に輻射ノイズが重畳されるのを低減することができる。
【0014】図5は本発明の第2実施例の送信側を示すブロック図であり、図6は図5に示す各部の信号波形を示すタイミング図である。本実施例において、送信側にはCPU7′、Dタイプのラッチ8′、パターン発生器26、ディジタル/アナログ(D/A)変換器27、ローパスフィルタ9、アンプ10、8進カウンタ25が設けられており、アンプ10の出力側が伝送路21に接続されている。
【0015】CPU7′はINT端子に8進カウンタ25からキャリー出力31が入力されされたときに、キャリー出力31の立ち上がりエッジを検出した後DT0、DT1端子から2ビットの送信データ28を出力するようになっている。ラッチ8′はクロックの立ち上がりエッジで動作し、送信データ28にしたがってラッチ出力29をパターン発生器26へ出力するようになっている。8進カウンタ25は3ビットのカウンタ出力30をパターン発生器26へ出力するとともにカウント値が7のときLレベルのキャリー出力31をCPU7′とラッチ8へ出力するようになっている。パターン発生器26はラッチ8′及び8進カウンタ25から出力される5ビットの入力信号に応じて8進カウンタ25のカウントクロックに同期した3ビットのデータ32を出力するようになっている。ディジタル/アナログ変換器27は入力データをアナログ信号に変換し、この信号を階段波データ33としてローパスフィルタ9へ出力するようになっている。ローパスフィルタ9に入力されたデータは滑らかな波形の信号に変換された後アンプ10で増幅され、伝送路21へ出力される。
【0016】次に、上記第2実施例の動作を図6及び図7にしたがって説明する。まず、8進カウンタ25からのキャリー出力31がCPU7′のINT端子に入力されと、キャリー出力31の立ち上がりエッジに応答してCPU7からは送信データに対応した2ビットのデータがDT0端子及びDT1端子から信号28として出力される。このときラッチ8′は、次のキャリー出力31の立ち上がりエッジに応答して、信号28をラッチし、ラッチ出力29をパターン発生器26へ出力する。この8進カウンタ25は常時カウント動作を継続しており、3ビットのカウント出力30を出力するとともに、カウント値が7になったときにキャリー出力31を発生する。そしてパターン発生器26にラッチ出力29及びカウント出力30が入力されると、次の(表1)に示すように、入力データにしたがってパターンデータ32を出力する。
【0017】
【表1】

【0018】この場合、図6に示すようなデータが入力されると、図7に示す4種類のパターンのうち、まずパターン1のデータが生成され、この後パターン4のデータが生成され、そのあとパターン2のデータが生成されることになる。このデータがディジタル/アナログ変換器27に入力されると、このディジタル/アナログ変換器27からはパターンデータ32を階段波データ33に変換した信号が出力される。そしてこの信号がローパスフィルタ9に入力されると、ローパスフィルタ9により階段波データ33が滑らかな波形に変換され、アンプ10で増幅された後伝送路21へ出力される。
【0019】アンプ10から出力された信号は伝送路21を介して図3に示す受信側のコンパレータ17に入力される。この場合、遅延回路18の遅延量を1ビットに変更することによってCPU20では2値論理の受信情報に復調される。
【0020】
【発明の効果】本発明は上記実施例より明らかなように、送信側から変調波信号を送信する際に、変調波信号の伝送波形を2つの相異なる周波数の正弦波信号の組み合わせとするようにしたため、伝送路を電気的導体で構成しても簡易なフィルタで不要な高調波成分を取り除くことができ、送信信号に輻射ノイズが重畳するのを低減することができ、安価な通信システムの構築に寄与することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013