発明の名称 変調波通信方法 発行国 日本国特許庁（ＪＰ） 公報種別 公開特許公報（Ａ） 公開番号 特開平７−３０５９３ 公開日 平成７年（１９９５）１月３１日 出願番号 特願平５−１７５２３５ 出願日 平成５年（１９９３）７月１５日 代理人 【弁理士】 【氏名又は名称】小鍜治 明 （外２名） 発明者 阿部 朋明 / 河崎 渉 / 高野 敏幸 要約 目的 伝送路として電気的導体のケーブルを用いた場合に、不要な高調波成分を取り除き、伝送路から輻射ノイズを低減する。 構成 正弦波発振器１から基準信号が発生したときに、この信号に応答してアナログＰＬＬ回路２から周波数ｆと周波数２ｆの正弦波信号を出力させる。このときＣＰＵ７から送信データ１４を出力し、これに応答してラッチ８から同期送信データ１５を出力させ、この同期送信データ１５の論理が０と１のときで周波数の相異なる信号が伝送路２１へ出力される。この信号を受信側で論理レベルの信号に変換し、遅延回路１８で２分の１ビット長に遅延して、さらに排他的論理和演算し、受信ＮＲＺ信号として復調する。 特許請求の範囲 【請求項１】 ２値論理で生成された送信情報をその論理が０と１によってそれぞれ周波数が相異なり且つ論理０と論理１の期間が２分の１波長の整数倍となる交流信号に変換して変調波信号を生成し、この変調波信号を送信側から伝送路へ送信し、この変調波信号を伝送路を介して受信した受信側で、受信した変調波信号をその信号の周波数の差に応じた２値論理の受信情報に復調する変調波通信方法。 【請求項２】 交流信号として正弦波に近似した信号を用いる請求項１記載の変調波通信方法。 発明の詳細な説明 【０００１】 【産業上の利用分野】本発明は変調波通信方法に係わり、特に、送信回路と受信回路とを伝送路を介して接続し、送信回路と受信回路との間で変調波信号の授受を行うに好適な変調波通信方法に関する。 【０００２】 【従来の技術】従来、この種の通信システムでは、電気的導体を通信媒体として用いて２値論理レベルの信号を授受する方法や光ファイバーケーブルを通信媒体として用いて光の変調信号を授受する方法が採用されている。 【０００３】 【発明が解決しようとする課題】しかしながら、上記従来の２値論理レベルの信号を授受する方法では、伝送レートが高くなると不要な高調波成分を取り除くためのフィルタが多段になり、通信設備が高価になるという欠点がある。また光ファイバーケーブルを使用した通信方法では、光ファイバーケーブルが現状では電気的導体のケーブルに比べて高価であり且つ可撓性に欠けるという問題点がある。 【０００４】本発明は、このような従来の課題を解決するものであり、伝送路に電気的導体を用いても輻射ノイズを低減することができる変調波通信方法を提供することを目的とするものである。 【０００５】 【課題を解決するための手段】本発明は、上記目的を達成するために、２値論理で生成された送信情報をその論理が０と１によってそれぞれ周波数が相異なり且つ論理０と論理１の期間が２分の１波長の整数倍となる交流信号に変換して変調波信号を生成し、この変調波信号を送信側から伝送路へ送信し、この変調波信号を伝送路を介して受信した受信側で、受信した変調波信号をその信号の周波数の差に応じた２値論理の受信情報に復調する変調波通信方法を採用したものである。 【０００６】また前記変調波通信方法を適用するに際しては、交流信号として正弦波に近似した信号を用いることが望ましい。 【０００７】 【作用】したがって、本発明によれば、送信側から受信側へ変調波信号を送信する際に、伝送路へ送信する変調波信号の伝送波形を二つの周波数の正弦波信号の組み合わせとすることができ、伝送路に電気的導体のケーブルを用いても、簡易なフィルタで不要な高調波成分を取り除いて輻射ノイズを低減することができる。 【０００８】 【実施例】図１は本発明の第１実施例の送信側を示すブロック図であり、図２は図１に示す各部の信号波形を示すタイミング図である。図１において、送信側には正弦波発振器１、アナログＰＬＬ回路２、アナログスイッチ３，４、インバータ５、波形整形回路６、ＣＰＵ７、Ｄタイプのラッチ８、ローパスフィルタ９、アンプ１０が設けられており、アンプ１０の出力側が電気的導体で構成された伝送路に接続されている。 【０００９】正弦波発振器１は正弦波の基準信号をアナログＰＬＬ回路２へ出力するように構成されている。アナログＰＬＬ回路２は、正弦波発振器１から基準信号を受けたときに、この基準信号から２種類（本実施例では周波数がｆ及び２ｆ）の同期した正弦波信号を出力するようになっている。すなわちアナログＰＬＬ回路２からアナログスイッチ３と波形整形回路６に周波数ｆの正弦波信号が出力され、アナログスイッチ４には周波数２ｆの正弦波信号が出力されるようになっている。波形整形回路６に入力された正弦波信号が波形整形された後タイミング信号１３としてＣＰＵ７のＩＮＴ端子及びラッチ８に入力されるようになっている。ＣＰＵ７はＩＮＴ端子に入力されたタイミング信号１３の立ち下がりエッジを検出したときに、ＤＴ端子に送信データ１４を論理レベルで設定するようになっている。この送信データ１４がラッチ８に入力されると、ラッチ８は立ち上がりエッジで動作し、同期送信データ１５をインバータ５を介してアナログスイッチ３へ出力するとともにアナログスイッチ４へ出力するようになっている。アナログスイッチ３は同期送信データ１５の論理が１のときにインバータ５を介して入力される信号によってオンとなる。このときアナログスイッチ４はオフとなる。すなわちアナログスイッチ３，４は同期送信データ１５の論理によって交互にオンオフするようになっている。そしてアナログスイッチ３または４からの信号がローパスフィルタ９に入力されると、ローパスフィルタ９では、周波数２ｆの信号を通過させ、不要な高調波成分を取り除いた信号をアンプ１０へ出力するようになっている。 【００１０】一方、受信側にはコンパレータ１７、遅延回路１８、ＥＸＯＲゲート１９、ＣＰＵ２０が設けられており、コンパレータ１７の入力側が伝送路２１を介して送信側のアンプ１０に接続されている。コンパレータ１７は伝送路２１から入力されたアナログ信号を論理信号に変換するように構成されており、コンパレータ１７から出力される論理信号は遅延回路１８を介して遅延回路出力２３としてＥＸＯＲゲート１９の一方の入力端子に入力されるとともにコンパレータ出力２２として直接ＥＸＯＲゲート１９の他方の入力端子に入力されるようになっている。このＥＸＯＲゲート１９からは入力信号の排他的論理和にしたがった遅延検波出力（受信ＮＲＺ信号）２４が出力され、この信号がＣＰＵ２０に受信データとして入力されるようになっている。そして遅延回路１８ではコンパレータ１７の出力信号２２をデータの２分の１ビット長（本実施例では周波数ｆの２分の１波長）遅延させるようになっている。 【００１１】次に、図２と図４により上記第１実施例の動作について説明する。まず、正弦波発生器１からアナログＰＬＬ回路２へ基準信号が出力されると、ＰＬＬ回路２からは周波数ｆ及び周波数２ｆの２種類の同期した正弦波信号１１，１２がアナログスイッチ３，４、波形整形回路６へ出力される。そして周波数ｆの信号１１が波形整形回路６に入力されると、波形整形回路６からはタイミング信号１３がＣＰＵ７のＩＮＴ端子及びＤタイプのラッチ８のクロック端子に出力される。このときＣＰＵ７はＩＮＴ端子の立ち下がりエッジを検出するとＤＴ端子に送信データ１４を論理レベルで出力する。送信データ１４がラッチ８に入力されると、ラッチ８は送信データ１４を正弦波信号１１，１２と同期させて同期送信データ１５を出力する。この同期送信データ１５がインバータ５を介してアナログスイッチ３に入力されるとともに直接アナログスイッチ４に入力されると、同期送信データ１５の論理が１のときアナログスイッチ３がオフに、アナログスイッチ４がオフになる。逆に同期送信データ１５の論理が０のときにはアナログスイッチ３がオフに、アナログスイッチ４がオンになる。すなわち、同期送信データ１５の論理１，０に対応して周波数ｆ，２ｆの正弦波信号が合成され、出力信号１６が変調波信号としてローパスフィルタ９に出力される。この信号はローパスフィルタ９で不要な高調波成分が取り除かれた後アンプ１０で増幅され、伝送路へ送出される。 【００１２】送信側からの変調波信号が伝送路２１を介して受信側のコンパレータ１７に入力されると、この変調波信号がコンパレータ１７で論理信号に変換されて、コンパレータ出力２２となる。コンパレータ出力２２は遅延回路１８でデータの２分の１ビット長遅延された遅延回路出力２３としてＥＸＯＲゲート１９に出力される。他方、コンパレータ出力２２は直接ＥＸＯＲゲート１９に入力される。そしてＥＸＯＲゲート１９に入力された各入力信号の排他的論理和演算がＥＸＯＲゲート１９で行われ、このＥＸＯＲゲート１９からは排他的論理和演算にしたがった遅延検波出力２４が出力される。すなわちこのゲート１９からは受信した変調波信号をその信号の周波数の差に応じた２値論理の受信情報として遅延検波出力２４が出力されることになる。そしてこの信号はＣＰＵ２０に受信ＮＲＺ信号として入力される。 【００１３】このように、上記第１実施例によれば、伝送路２１への出力信号は２種類の同期した正弦波信号の組み合わせとなるため、変調波信号が伝送路２１を伝送する際にこの変調波信号に輻射ノイズが重畳されるのを低減することができる。 【００１４】図５は本発明の第２実施例の送信側を示すブロック図であり、図６は図５に示す各部の信号波形を示すタイミング図である。本実施例において、送信側にはＣＰＵ７′、Ｄタイプのラッチ８′、パターン発生器２６、ディジタル／アナログ（Ｄ／Ａ）変換器２７、ローパスフィルタ９、アンプ１０、８進カウンタ２５が設けられており、アンプ１０の出力側が伝送路２１に接続されている。 【００１５】ＣＰＵ７′はＩＮＴ端子に８進カウンタ２５からキャリー出力３１が入力されされたときに、キャリー出力３１の立ち上がりエッジを検出した後ＤＴ０、ＤＴ１端子から２ビットの送信データ２８を出力するようになっている。ラッチ８′はクロックの立ち上がりエッジで動作し、送信データ２８にしたがってラッチ出力２９をパターン発生器２６へ出力するようになっている。８進カウンタ２５は３ビットのカウンタ出力３０をパターン発生器２６へ出力するとともにカウント値が７のときＬレベルのキャリー出力３１をＣＰＵ７′とラッチ８へ出力するようになっている。パターン発生器２６はラッチ８′及び８進カウンタ２５から出力される５ビットの入力信号に応じて８進カウンタ２５のカウントクロックに同期した３ビットのデータ３２を出力するようになっている。ディジタル／アナログ変換器２７は入力データをアナログ信号に変換し、この信号を階段波データ３３としてローパスフィルタ９へ出力するようになっている。ローパスフィルタ９に入力されたデータは滑らかな波形の信号に変換された後アンプ１０で増幅され、伝送路２１へ出力される。 【００１６】次に、上記第２実施例の動作を図６及び図７にしたがって説明する。まず、８進カウンタ２５からのキャリー出力３１がＣＰＵ７′のＩＮＴ端子に入力されと、キャリー出力３１の立ち上がりエッジに応答してＣＰＵ７からは送信データに対応した２ビットのデータがＤＴ０端子及びＤＴ１端子から信号２８として出力される。このときラッチ８′は、次のキャリー出力３１の立ち上がりエッジに応答して、信号２８をラッチし、ラッチ出力２９をパターン発生器２６へ出力する。この８進カウンタ２５は常時カウント動作を継続しており、３ビットのカウント出力３０を出力するとともに、カウント値が７になったときにキャリー出力３１を発生する。そしてパターン発生器２６にラッチ出力２９及びカウント出力３０が入力されると、次の（表１）に示すように、入力データにしたがってパターンデータ３２を出力する。 【００１７】 【表１】 【００１８】この場合、図６に示すようなデータが入力されると、図７に示す４種類のパターンのうち、まずパターン１のデータが生成され、この後パターン４のデータが生成され、そのあとパターン２のデータが生成されることになる。このデータがディジタル／アナログ変換器２７に入力されると、このディジタル／アナログ変換器２７からはパターンデータ３２を階段波データ３３に変換した信号が出力される。そしてこの信号がローパスフィルタ９に入力されると、ローパスフィルタ９により階段波データ３３が滑らかな波形に変換され、アンプ１０で増幅された後伝送路２１へ出力される。 【００１９】アンプ１０から出力された信号は伝送路２１を介して図３に示す受信側のコンパレータ１７に入力される。この場合、遅延回路１８の遅延量を１ビットに変更することによってＣＰＵ２０では２値論理の受信情報に復調される。 【００２０】 【発明の効果】本発明は上記実施例より明らかなように、送信側から変調波信号を送信する際に、変調波信号の伝送波形を２つの相異なる周波数の正弦波信号の組み合わせとするようにしたため、伝送路を電気的導体で構成しても簡易なフィルタで不要な高調波成分を取り除くことができ、送信信号に輻射ノイズが重畳するのを低減することができ、安価な通信システムの構築に寄与することができる。