米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−5945
公開日 平成7年(1995)1月10日
出願番号 特願平5−148909
出願日 平成5年(1993)6月21日
代理人 【弁理士】
【氏名又は名称】小鍜治 明 (外2名)
発明者 田中 聡
要約 目的
マイコン等にクロックを供給するためのクロック発振回路を内蔵した半導体装置において、電源投入時の発振立ち上がり時間を短縮し、動作時とリセット時における消費電力を軽減する。

構成
自励発振端子1,2に並列に接続される発振インバータ4及び帰還抵抗5を内蔵し、その発振fをクロックとして動作し、かつリセット端子3から入力されるリセット信号cの反転信号によりクリアされるカウンタ7と、カウンタ7のオーバーフロー反転信号eとリセット信号cの条件により制御されるクロックド・インバータ6を有することにより、クロックド・インバータ6をリセット解除時に一定期間だけインバータとして動作させる。
特許請求の範囲
【請求項1】自励発振端子に接続される発振インバータおよび帰還抵抗と、前記発振インバータに並列に接続されたクロックド・インバータと、装置を初期化するリセット手段と、前記リセット手段によるリセット解除時に前記クロックド・インバータを一定期間だけ動作する制御手段とを備えたことを特徴とする半導体装置。
【請求項2】自励発振端子は1組の2端子自励発振端子であることを特徴とする請求項1記載の半導体装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、マイクロコンピュータ等のクロック源として用いられる自励発振回路を内蔵した半導体装置に関するものである。
【0002】
【従来の技術】近年、電池駆動などの、低電圧でかつ低消費電力の半導体装置が、要望されている。
【0003】電源投入時からつねに発振している自励発振端子を内蔵する半導体装置の場合、トランジスタのバッファサイズが大きいと自励発振による消費電力が大きくなり、低消費電力の要請に応えられない。しかし、消費電力を抑えるために、発振インバータを構成するトランジスタのバッファサイズを小さくすると、バッファのゲインが減少するため、電源投入時の発振の立ち上がりが遅くなる。
【0004】図2は、このような問題に鑑みて作られた、動作時の消費電力を軽減しつつ、発振立上りを高速にするという、従来の半導体装置の回路構成を示す。
【0005】図2において、101、102は半導体装置の自励発振端子であり、OSC1、OSC2である。103は半導体装置を初期化するための信号を入力するリセット端子、104は自励発振を行うためのゲインを与える発振インバータ、105は発振インバータ104に並列に接続された帰還抵抗である。また、106はリセット信号により制御可能なゲインの大きいクロックド・インバータであり、発振インバータ104に並列に接続されている。このクロックド・インバータ106の制御信号はインバータ107を介してリセット端子103から与えられている。従って、リセット信号が出ている期間、すなわち半導体装置がリセット状態にある期間、にクロックド・インバータ106が動作する。
【0006】以上のように構成された従来の半導体装置の動作について説明する。通常の場合(半導体装置がリセット状態にない場合)には、リセット端子103からの信号はハイレベルであり、インバータ107を介してこの信号がロウレベルになってクロックド・インバータ106の制御信号となる。従って、この時クロックド・インバータ106はオフ状態となっており、発振回路は実質的に発振インバータ104と帰還抵抗105から構成されることになる。一方、半導体装置のリセット状態においては、クロックド・インバータ106がアクティブ状態にあるので、クロックド・インバータ106と発振インバータ104の両方で自励発振のゲインをあげることにより、瞬時に発振を立ち上がらせることができる。例えば、半導体装置に電源を投入する場合、装置内部の初期化を行うために電源投入時よりも時間的に遅くリセット状態を解除するが、この電源投入時から一定期間のリセット信号を利用して、バッファの大きいクロックド・インバータ106をアクティブ状態にすると、発振立ち上がりの時間を短くすることができる。リセット解除後は、クロックド・インバータ106をオフにしても十分に発振している状態なので、104の発振インバータのみで消費電力を抑えつつ、クロックを供給することができる。
【0007】
【発明が解決しようとする課題】以上のように半導体装置の動作中は、クロックド・インバータがオフ状態のため消費電力が軽減される。ところが、電池等を電圧供給源として用いた場合には、電池の消耗につれて半導体装置の動作が困難になるので、リセット状態にすることにより消費電力を抑えて周辺機器やメモリの内部状態を保持しながら停止しようとする。この場合、図2に示すような構成の発振回路では、リセット状態の期間にクロックド・インバータが動作するのでかえって消費電力が増大し、電池の消耗がさらに激しくなる。従って、リセットにより半導体装置内部を停止させ、電圧供給源の消耗を軽減させるという手段を採ることができない。
【0008】本発明は上記の問題に鑑み、電池等を電圧供給源に用いたような低電圧、低消費電力を要求される半導体装置であっても、短時間で発振を立ち上げることができ、しかも電圧供給源が消耗した場合でも消費電力を低減することのできる半導体装置を提供する。
【0009】
【課題を解決するための手段】本発明の半導体装置は、自励発振端子に接続される発振インバータおよび帰還抵抗を備え、発振インバータに並列に接続されたクロックド・インバータを有し、装置を初期化するリセット手段とこのリセット手段によるリセット解除後にクロックド・インバータを一定期間だけ動作する制御手段を備えたものである。
【0010】
【作用】上記の構成により、半導体装置のリセット期間中にはクロックド・インバータは動作せず、リセット解除後の一定期間のみクロックド・インバータが動作する。
【0011】
【実施例】以下に本発明の一実施例について図面を参照しながら説明する。
【0012】図1は、本発明の半導体装置の回路構成を示す。図1において、1、2は、半導体装置の自励発振端子であり、OSC1、OSC2である。これらの端子には、通常、水晶発振子(図示せず)を接続する。3は半導体装置を初期化するための信号を入力するリセット端子である。4は自励発振を行うためのゲインを与える発振インバータ、5は発振インバータ4に並列に接続された帰還抵抗、6は信号により制御可能なゲインの大きいクロックド・インバータである。また、7は初期化可能でクロックによってカウントしオーバーフロー信号をOUTより出力するカウンタであり、発振端子2からの出力をクロック入力ckとし、リセット端子3からの反転信号をリセット入力Rとしている。また、8はANDゲートであり、カウンタ7の反転出力とリセット端子3からの信号を入力とする。これらのカウンタ7とANDゲート8によりクロックド・インバータ6の動作を制御する制御手段9を構成している。なお、図中の英字の符号は、後述する図3のタイミングチャートに対応している。
【0013】これらの構成が従来回路と違うところは、制御手段9、すなわちリセット端子3のリセット反転信号により初期化され、発振端子2をクロックとしてカウントするカウンタ7と、カウンタ7のオーバーフロー反転信号とリセット信号の条件によってクロックド・インバータを動作させるANDゲート8を設けているところである。
【0014】以上のように構成された半導体装置について、図2および図3を用いてその動作を説明する。図3は本発明の半導体装置の動作を示すタイミングチャートである。図3において、横軸は時間であり、そのb〜fは、図1の回路構成においてb〜fを付けた点でのそれぞれの信号波形である。また、図3のaは従来においてクロックド・インバータが内蔵されていない場合の発振開始波形を示す。このようにクロックド・インバータが内蔵されていない場合には発振立ち上がりが遅くなる。
【0015】本発明の動作を説明すると、図3の波形bに示すように半導体装置に電源電圧が投入されると、半導体装置を初期化するために、波形cのように電源電圧より一定期間だけ遅れてリセット状態を解除する。ここで波形cがロウレベルにあるときがリセット状態であり、ハイレベルにあるときがリセット解除状態を示す。また、時間軸上に示す符号1と同2との区間が半導体装置の初期化に要する時間である。電源投入時から一定期間経過後にリセット状態が解除されると、リセット端子3からの反転信号によりカウンタ7のリセット状態も解除されて発振によりカウントを開始する。カウンタ7がオーバーフローするまで、カウンタ7の出力反転信号eは、ハイレベル出力を行なう。一方、電源投入の後一定期間経過するとリセット状態が解除されるので、リセット端子3からの信号cはハイレベル出力になり、この信号と前述のカウンタ出力反転信号eとがANDゲート8を通してdのようにクロックド・インバータを動作させるハイレベル信号を発生させる。これにより、発振のバッファ能力が増大し、瞬時に発振を立ち上げることができる。すなわちリセット解除後の一定期間内で発振を立ち上げることができる。また、時間が経過してカウンタ7がオーバーフローすることにより、カウンタ7の出力反転信号eはロウレベルとなって出力される。このためANDゲート8の出力信号dは、ロウレベルとなりクロックド・インバータ6の動作を停止させる。図3における時間軸上の2と3は、クロックド・インバータが動作する区間を示す。このように、リセット解除後の一定期間だけクロックド・インバータを動作させることができ、消費電力の軽減を図ることができる。また、図3における時間軸上の3から5までは、半導体装置の通常の動作状態の区間である。この動作状態中は、クロックド・インバータ6が停止しているので消費電力を抑えて動作することができる。
【0016】また、実動作開始後に図3のcに示すように時間軸上5の点でリセットをかけた場合の動作について説明すると、オーバーフロー信号はカウンタ7が初期化されて消えるため、出力反転信号eがハイレベルとなるが、リセット信号cがロウレベルのためANDゲート8の出力dはロウレベルのままであり、クロックド・インバータ6を動作させることはない。従って、電池の消耗により半導体装置をリセット状態にして停止するような場合であっても、クロックド・インバータは動作しないので消費電力は増大せず発振した状態で半導体装置を初期化することができる。
【0017】なお、次のリセット解除時に、クロックド・インバータが動作し、消費電力が増大するが、従来のリセット状態の期間にクロックド・インバータが動作していた場合と比較すると、カウンタがオーバーフローするまでの期間、つまりクロックド・インバータが動作する時間は短く、特に消費電力が著しく大きくなるような問題はない。
【0018】また、半導体装置の実動作は発振が安定してから行なう必要があるので、実動作の開始は図3におけるリセット解除の時間軸2のポイントでなく、正常な発振が得られる3のポイントでなければならない。従って、正常な動作を行なうためには、動作開始信号として、eの逆相の信号を使用するか、リセット信号に別のカウンタを設けて、リセット解除後発振安定した時点で実動作を開始させることが好ましい。
【0019】従来の回路では、リセット中にクロックド・インバータが動作するため、電源立ち上げ後、リセット期間が十分にあれば、リセットが解除になるまで発振が立ち上がるが、本発明の回路では、リセット解除までクロックド・インバータは動作せず、しかも一定期間経過後にクロックド・インバータの動作は停止するので消費電力を増大させることなく、発振立ち上げ時間を短くすることができる。また、カウンタの段数を変更することにより簡単にクロックド・インバータの動作時間、すなわち発振立ち上がり時間を変更できる。
【0020】なお、上記の実施例では自励発振端子として1組の2端子自励発振端子を用いた場合を示したが、特にこれに限るわけではなく、自励発振端子が1端子の場合であっても本発明を適用できる。ただし、この場合には水晶発振子を接続する代わりに抵抗とキャパシタからなる外部回路を接続する。
【0021】
【発明の効果】本発明は、半導体装置のリセット解除時に一定期間だけクロックド・インバータを動作させることができるので、電源投入時の発振立ち上がり時間の短縮と、リセット時と動作時の消費電力の低減を実現することができる。特に電池等のように時間と共に電圧が消耗する電源を用いた半導体装置に本発明を適用すると効果が高い。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013