米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> スポ−ツ;娯楽 -> 株式会社ソフィア

発明の名称 遊技機制御回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平7−96069
公開日 平成7年(1995)4月11日
出願番号 特願平5−245238
出願日 平成5年(1993)9月30日
代理人 【弁理士】
【氏名又は名称】荒船 博司 (外1名)
発明者 新山 吉平 / 伊東 広司
要約 目的
本発明は遊技機制御回路に関し、品質の高い乱数を生成することを目的とする。

構成
遊技機における遊技を制御するとともに、該遊技に用いる乱数を生成する遊技機制御回路1において、予め設定された任意値を初期値として記憶する初期値記憶手段2と、該初期値記憶手段2に記憶された初期値を所定ビット数分、所定方向にシフトするビットシフト手段3と、該ビットシフト手段3によりシフトされた値と前記初期値との排他的論理和を求める論理演算手段4とを備え、前記論理演算手段4の演算結果を乱数として出力するように構成する。
特許請求の範囲
【請求項1】遊技機における遊技を制御するとともに、該遊技に用いる乱数を生成する遊技機制御回路において、予め設定された任意値を初期値として記憶する初期値記憶手段と、該初期値記憶手段に記憶された初期値を所定ビット数分、所定方向にシフトするビットシフト手段と、該ビットシフト手段によりシフトされた値と前記初期値との排他的論理和を求める論理演算手段と、を備え、前記論理演算手段の演算結果を乱数として出力することを特徴とする遊技機制御回路。
【請求項2】前記ビットシフト手段によるビット操作と、前記論理演算手段による論理演算とを対にして、複数回繰り返し処理を行うことを特徴とする請求項1記載の遊技機制御回路。
【請求項3】前記ビットシフト手段による繰り返し処理毎にシフト方向を変更することを特徴とする請求項2記載の遊技機制御回路。
【請求項4】前記ビットシフト手段によるビットシフト量は、左方向にシフトする場合、生成すべき乱数に必要なビット数の1/2のビット数に1加算した数分だけビットシフトし、右方向にシフトする場合、生成すべき乱数に必要なビット数の1/2のビット数に1減算した数分だけビットシフトすることを特徴とする請求項1、2または3記載の遊技機制御回路。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、遊技機制御回路に係り、特に、遊技において利用される乱数を生成する遊技機制御回路に関する。
【0002】〔発明の背景〕近年、遊技機、例えば、パチンコ遊技機等においては、遊技領域の略中央に配置される特別図柄表示装置での可変表示ゲームにより遊技の興趣が高められている。
【0003】この可変表示ゲームは、例えば、所定の遊技条件が成立した場合(通常、始動口への入賞時等)に、特別図柄表示装置中に表示される図柄が変動表示を開始するとともに、所定時間後に変動が停止し、停止時の図柄が特定図柄で揃っていた場合を大当たりとするものが一般的であり、このような可変表示ゲームにおいては、大当たりの決定や、停止時の図柄(以下、停止図柄という)の決定等は、確率的要素が盛り込まれ、偶然性を伴うことにより、遊技に対する興趣を盛り上げている。
【0004】このため、大当たりの決定や、停止図柄の決定等には、一様性及び不規則性を伴う乱数(大当たり決定用の乱数、停止図柄決定用の乱数)が用いられ、このような乱数は、遊技機制御回路によって生成される。
【0005】
【従来の技術】従来、このような乱数を生成する遊技機制御回路としては、図8に示すようなケタ上がり方式のカウンタを備えた大当たり判定装置がある。
【0006】図8は、大当たり判定装置の動作を説明するための図である。
【0007】図8に示す大当たり判定装置は、“00”〜“234”までの値が規則的に1つずつ常時高速移動しているケタ上がり方式のカウンタによって大当たりが制御されており、大当たりとなるのは、所定のタイミングでセレクトされた値が、予め決められた1つの当選値(この場合、“03”)となった場合であり、これにより、大当たりの確率は235分の1となっている。
【0008】ちなみに、この大当たり判定が行われるタイミングは、一般に、遊技球の始動口入賞時であるが、ケタ上がり方式のカウンタの1コマ移動する時間は、例えば、0.004096秒といったごく短い期間であり、また、一巡周期も0.96256秒(=0.004096×235)と十分に短いことから、乱数として用いられている。
【0009】
【発明が解決しようとする課題】乱数というのは、値の変移の仕方に何ら法則性を持たない変数であり、次に続く値を予測することができない数列というのが、本来の意味である。
【0010】しかしながら、前述したケタ上がり方式のカウンタにより生成される乱数というのは、カウンタの値をセレクトするタイミング(例えば、始動口入賞時等)がランダムであり、かつ、カウンタの一巡周期が短いために、乱数として利用されているが、ケタ上がり方式のカウンタによって生成される値は、ある一定の値で加算(前述の例では、1つずつ加算)された規則性のある等差数列となっているため、厳密には乱数とは呼べない。
【0011】すなわち、可変表示ゲームでの遊技に対する興趣を盛り上げる偶然性の元となっている乱数は、統計的に独立な数であることが好ましい。
【0012】〔目的〕上記問題点に鑑み、本発明は、品質の高い乱数を生成することを目的とする。
【0013】
【課題を解決するための手段】請求項1に記載する発明は、図1に示すように、遊技機における遊技を制御するとともに、該遊技に用いる乱数を生成する遊技機制御回路1において、予め設定された任意値を初期値として記憶する初期値記憶手段2と、該初期値記憶手段2に記憶された初期値を所定ビット数分、所定方向にシフトするビットシフト手段3と、該ビットシフト手段3によりシフトされた値と前記初期値との排他的論理和を求める論理演算手段4と、を備え、前記論理演算手段4の演算結果を乱数として出力することにより、上記目的を達成している。
【0014】この場合、請求項1に記載する発明に加えて、請求項2に記載するように、前記ビットシフト手段によるビット操作と、前記論理演算手段による論理演算とを対にして、複数回繰り返し処理を行うことが有効であり、さらに、この場合、請求項3に記載するように、前記ビットシフト手段による繰り返し処理毎にシフト方向を変更することが好ましい。
【0015】また、請求項1、2、または請求項3に記載する発明に加えて、請求項4に記載するように、前記ビットシフト手段によるビットシフト量は、左方向にシフトする場合、生成すべき乱数に必要なビット数の1/2のビット数に1加算した数分だけビットシフトし、右方向にシフトする場合、生成すべき乱数に必要なビット数の1/2のビット数に1減算した数分だけビットシフトすることが有効である。
【0016】
【作用】請求項1記載の発明によれば、初期値記憶手段に記憶された初期値に基づいて、ビットシフト手段により初期値が所定ビット数分、所定方向にシフトされ、このシフト値と初期値とに基づいて論理演算手段により排他的論理が求められることにより、従来のケタ上がり方式のカウンタと比較して、品質の高いランダムな乱数が生成される。
【0017】この場合、請求項2記載の発明によれば、前記ビットシフト手段によるビット操作と、前記論理演算手段による論理演算とが対となって、複数回繰り返し処理が行われることにより、請求項1記載の発明に加えて、ランダム性の高い乱数が生成される。
【0018】また、請求項3記載の発明によれば、前記ビットシフト手段による繰り返し処理毎にシフト方向が変更されることにより、請求項2記載の発明に加えて、高品位な乱数が生成される。
【0019】さらに、請求項4記載の発明によれば、前記ビットシフト手段によるビットシフト量は、左方向にシフトする場合、生成すべき乱数に必要なビット数の1/2のビット数に1加算した数分だけビットシフトし、右方向にシフトする場合、生成すべき乱数に必要なビット数の1/2のビット数に1減算した数分だけビットシフトすることにより、請求項1、2または請求項3記載の発明に加えて、品質の高い乱数が生成される。
【0020】
【実施例】以下、本発明の好適な実施例を、図2〜図7を参照して説明する。なお、図2〜図7において、図1と同一部分には同一の符号を付す。
【0021】まず、本実施例の構成を説明する。
【0022】図2は、本実施例の遊技機制御回路1を用いたパチンコ遊技機における遊技盤10の正面図である。
【0023】本実施例におけるパチンコ遊技機の遊技盤10面には、図2に示すように、ガイドレール11によって囲まれた遊技領域12が形成されており、遊技領域12の略中央部位置に可変表示ゲームを行うための特別図柄表示装置13が設けられ、特別図柄表示装置13の下方位置には、特別図柄表示装置13での可変表示ゲームにおいて、大当たり発生時に特別遊技を行わせるための変動入賞装置(大入賞口)14が設けられている。
【0024】また、変動入賞装置(大入賞口)14の上方位置には第1種始動口15が設けられている。
【0025】特別図柄表示装置13における可変表示ゲームは、遊技球発射装置(図示せず)により遊技領域12内に導かれた遊技球が第1種始動口15に入賞することを条件として、特別図柄表示装置13中に表示されている、左図柄、中図柄、右図柄の3図柄が変動表示を開始するとともに、所定時間後(5秒以上経過後)に左図柄、右図柄、中図柄の順に変動が停止し、停止時に3図柄が特定図柄で揃っていた場合に大当たりとするものであり、大当たりの決定や、停止図柄の決定等は、遊技機制御回路1によって生成される乱数に基づいて行われることにより、可変表示ゲームに偶然性を伴った確率的要素を盛り込み、遊技に対する興趣を盛り上げるものである。
【0026】図3は、本実施例における遊技機制御回路1を含むパチンコ遊技機の要部構成を示すブロック図である。
【0027】図3において、本実施例におけるパチンコ遊技機は、遊技機制御回路1、第1種始動スイッチ21、継続スイッチ22、カウントスイッチ23、ローパスフィルタ24、バッファゲート25、出力ポート26、ドライバ27、変動入賞装置(大入賞口)14を備えている。なお、図3中、Bはバスである。
【0028】遊技機制御回路1は、所定の確率(本実施例の場合、245分の1の確率)の一様乱数を生成するためのものであり、乱数生成ブロック1a、CPU(Central Processing Unit )7、分周回路7a、ROM(Read Only Memory)8、RAM(Random Access Memory)9から構成されており、乱数生成ブロック1aは、初期値記憶手段であるレジスタ2、ビットシフト手段であるビットシフタ3、論理演算手段である排他的論理和回路4から構成されている。また、遊技機制御回路1は、ホール(遊技店)の管理装置に対して、例えば、第1種始動口15への入賞、可変表示ゲームの開始、可変表示ゲームにおける大当たり等の各種情報を出力する機能も有している。
【0029】レジスタ2は、本実施例における乱数生成のための初期値を記憶するためのものであり、具体的に本実施例においてレジスタ2に記憶される初期値としては、起動時にCPU7によりカウンタが駆動されるとともに、このカウンタ値が所定タイミングで読み出され、読み出された値を“245”(本実施例における大当たり発生確率に基づいた値)で割った余りが初期値として記憶される。
【0030】ビットシフタ3は、レジスタ2に記憶されている8ビット値を、ケタ上げシフト時には左方向に5ビットシフトするとともに、シフト後の下位5ビットに“0”を書き込むものであり、また、ケタ下げシフト時には右方向に3ビットシフトするとともに、シフト後の上位3ビットに“0”を書き込むものであり、そのシフト値を排他的論理和回路4に出力するものである。
【0031】排他的論理和回路4は、エクスクルーシブオアゲート5と、剰余演算回路6とから構成され、エクスクルーシブオアゲート5は、ビットシフタ3から入力される8ビットのシフト値とレジスタ2に記憶されている8ビットの初期値との排他的論理和を求めるものであり、剰余演算回路6は、エクスクルーシブオアゲート5からの出力値を所定数(この場合、大当たり確率に基づいた“245”)で割った余りを乱数値として出力するものである。これは、エクスクルーシブオアゲート5からの出力値は、8ビットであるため、“0”〜“255”までの数値となるが、本実施例における大当たり確率は1/245であることから“0”〜“244”までの値を必要とし、“245”〜“255”までの値を丸め込むためである。
【0032】ちなみに、本実施例におけるビットシフタ3によるビットシフト処理と排他的論理和回路4におけるエクスクルーシブオアゲート5による排他的論理和処理とは対になって処理され、処理結果をレジスタ2に格納して再度ビットシフト処理と排他的論理和処理とを繰り返すことにより、乱数のランダム性を高めることができる。
【0033】CPU7は、他の各種回路を制御する遊技機制御回路1の中枢をなす8ビットのマイクロプロセッサであり、後述するリセット信号に基づいてリセット割込処理により、1シーケンス単位でROM8内に格納されたプログラム処理手順に基づいて各種プログラム処理を実行するものである。また、遊技に用いる乱数を必要とする場合、乱数生成ブロック1aを制御することにより、乱数を得るものである。
【0034】分周回路7aは、クロックオシレータから出力されるクロックパルスを分周して2msec毎のリセット信号を生成し、このリセット信号をCPU7に供給するものである。
【0035】ROM8は、CPU7によって利用される各種制御プログラムやデータ等を格納する半導体メモリであり、RAM9は、CPU7におけるプログラム処理実行中に利用されるプログラムデータ等を格納したり、遊技に関連するデータを一時的に記憶し、作業領域として利用される半導体メモリである。
【0036】変動入賞装置(大入賞口)14は、第1種始動口15への入賞タイミングに基づいた可変表示ゲームの大当たり発生時に開放され、遊技者に対して特別遊技の機会を与え、遊技者に多くの賞球獲得の機会を与えるものである。
【0037】第1種始動スイッチ21は、第1種始動口15内に設けられ、遊技球の入賞を検出するスイッチである。
【0038】継続スイッチ22及びカウントスイッチ23は、共に変動入賞装置(大入賞口)14内に設けられた近接スイッチにより構成され、継続スイッチ22は、変動入賞装置(大入賞口)14内の特定領域(Vゾーン)を通過する通過球を検出するものであり、カウントスイッチ23は、変動入賞装置(大入賞口)14内に入賞するすべての入賞球を検出するものである。これらのスイッチ22,23からの検出信号に基づいて10カウント不正防止処理がなされる。
【0039】ローパスフィルタ24は、第1種始動スイッチ21、継続スイッチ22、カウントスイッチ23からの出力信号が入力されるとともに、遊技球の排出を制御する排出制御回路(図示せず)から出力される要求信号が入力され、これら各信号をパルス波として整形して出力するものであり、バッファゲート25は、ローパスフィルタ24により整形されたパルス波を増幅してバスBに出力するものである。
【0040】出力ポート26は、バスBを介して入力される各種信号をドライバ27に出力するものであり、ドライバ27は、出力ポート26から入力される各種信号に基づいて、例えば、変動入賞装置(大入賞口)14を駆動するための駆動制御信号を出力したり、また、例えば、ホール側の管理装置等に出力する大当たり信号,特図回動信号,始動口入賞信号や、特別図柄表示装置13の制御回路に出力するデータ信号,制御コード信号,ストローブ信号、また、排出制御回路(図示せず)に出力する送信クロック信号,賞球データ信号等のその他制御信号を出力するものである。
【0041】図4は、図3に代わる遊技機制御回路1を含むパチンコ遊技機の要部構成を示すブロック図である。
【0042】すなわち、図3に示す例では、乱数生成ブロック1aとして、レジスタ2、ビットシフタ3、排他的論理和回路4をそれぞれ独立して設けた構成となっていたが、図4に示す例のように、CPU7にレジスタ2、ビットシフタ3、排他的論理和回路4の各機能を持たせるように構成してもよく、この場合、CPU7は、起動時に内部カウンタを駆動し、このカウンタ値を所定タイミングで読み出すとともに、読み出した値を“245”で割った余りを初期値とし、この初期値に対して所定方向にビットシフトを施すとともに、シフト値と初期値との排他的論理和による論理演算処理を施した値を“245”で割った余りを乱数値として出力することで、一様乱数を生成する。
【0043】次に、本実施例の動作(作用)を説明する。
【0044】上記構成において、まず、ハンドル操作により遊技球発射装置(図示せず)から発射された遊技球は、ガイドレール11に案内されて遊技盤10中の遊技領域12に発射される。
【0045】遊技機制御回路1では、第1種始動スイッチ21の入力の有無を監視しており、遊技球が第1種始動口15に入賞した場合、第1種始動スイッチ21において遊技球の入賞が検出されるとともに、検出信号のチャタリングの除去や論理変換等が行われて入力処理が行われる。また、第1種始動口15に遊技球の入賞が検出された場合には、所定の記憶領域(以下、保留エリアという)に、入賞した遊技球の数が4つ分まで記憶されるとともに、可変表示ゲームに用いられる入賞時の乱数の値も保留エリアに一時的に保管される。ちなみに、可変表示ゲームにおける大当たりを決定するための乱数は、遊技機制御回路1中の乱数生成ブロック1aにより生成される。
【0046】そして、第1種始動口15への遊技球の入賞の記憶、すなわち、保留エリアに保管されたデータに基づいて、特別図柄表示装置13において可変表示ゲームが開始される。
【0047】可変表示ゲーム処理において、遊技機制御回路1は、例えば、■通常動作処理、■自動停止時間の終了監視処理、■第一図柄の停止監視処理、■第二図柄の停止監視及びリーチ判定処理、■第三図柄の停止監視処理、■図柄判定処理、■動作の終了監視処理、■ハズレ動作処理、■大当たり動作処理等の各処理を実行する。
【0048】この場合、前述の大当たりの決定と同様に、可変表示ゲームにおける停止図柄も、遊技機制御回路1中の乱数生成ブロック1aにより生成される乱数によって確定される。
【0049】図5は、特別図柄表示装置13における各図柄表示領域A,B,Cを示す図である。
【0050】前述の保留エリアは、遊技機制御回路1のRAM9内に設けられており、この保留エリアは、図5に示すように、特別図柄表示装置13における各図柄表示領域A,B,Cに対応する停止図柄の記憶領域として、リセット割り込み毎に順次更新される。そして、各図柄のデータは、CPU7によって大当りの図柄であるか、あるいは、ハズレ図柄であるかが判断され、大当り図柄であると判断されたときには前記RAM9の大当り格納領域に記憶され、ハズレ図柄であるときには前記RAM9のハズレ格納領域に記憶される。
【0051】一方、遊技機制御回路1では、前述したように、大当り決定の乱数に基づいて、当りかハズレかを判断し、当りの場合には、大当り格納領域に記憶されている当り図柄により停止図柄を確定するとともに、ハズレの場合には、ハズレ格納領域に記憶されているハズレ図柄により停止図柄を確定する。
【0052】そして、可変表示ゲーム処理において設定される特別図柄表示装置13に関するデータは、表示器制御処理によって表示器制御回路(図示せず)に出力されるようになっている。
【0053】図6,7は、遊技機制御回路1によるパチンコ遊技機の制御処理手順を示すフローチャートである。
【0054】制御処理が開始されると、まず、初期情報の設定(例えば、スタックポインタの設定、RAM9に対するアクセス許可、リセット信号のクリア等)が行われるとともに(ステップS1)、CPU7によって内部カウンタの値が所定タイミングで読み出され、このカウンタ値を“245”で割った余りが初期値としてレジスタ2に記憶される。
【0055】次いで、パチンコ遊技機に対する最初の電源投入か否かがチェックされ(ステップS2)、ここで、電源スイッチの操作によりパチンコ遊技機に電力が供給されたことが検出された場合、CPU7により使用されるレジスタやRAM9が初期化されるとともに、電源投入時におけるメモリ内容を確認するために必要な時間であるウエイト時間を設定した後(ステップS3)、ウエイト時間処理によりウエイト時間が更新され(ステップS4)、CPU7は割り込み待ちの状態となる。
【0056】一方、上記ステップS2の処理において、電源投入が検出されない場合、RAM9を含むメモリの検査、すなわち、メモリに対する異常の有無がチェックされ(ステップS5)、メモリに異常が検出されると、上記ステップS3,S4の処理を経てCPU7は割り込み待ちの状態となる。
【0057】そして、上記ステップS5の処理において、メモリに異常が検出されない場合は、遊技機制御回路1は排出制御回路(図示せず)との間で賞球データに関する通信処理による賞球制御が行われるとともに(ステップS6)、可変表示ゲームにおける大当たり確率を設定する確率設定処理が行われる(ステップS7)。
【0058】次いで、上記ステップS3で設定された電源投入時のウエイト時間が終了したか否かがチェックされ(ステップS8)、ウエイト時間が終了していない場合は、上記ステップS4の処理を経てCPU7は割り込み待ちの状態となり、ウエイト時間が終了している場合は、各種サブルーチン処理でセットされた出力データを出力する出力処理が行われ(ステップS9)、可変表示ゲームにおける当たり・ハズレを決定するために、乱数生成ブロック1aによってレジスタ2に記憶された初期値に基づいて新たな乱数が生成され、乱数更新処理により乱数の更新が行われ(ステップS10)、入力処理が行われる(ステップS11)。
【0059】以下、ランプ電源やソレノイド電源等の電源電圧の監視を行うパワーフェール監視処理(ステップS12)、カウントスイッチ入賞監視処理(ステップS13)、継続スイッチ入賞監視処理(ステップS14)、第1種始動口15内の特別図柄作動スイッチ入賞監視処理(ステップS15)、不正監視処理(ステップS16)が行われた後、各シーケンスを効率良く処理するためのイベントカウンタの値に基づいて分岐処理が行われる(ステップS17)。
【0060】すなわち、カウンタ値が「0」の場合、音声合成処理(ステップS18)、カウンタ値が「1」の場合、LED編集処理(ステップS19)、カウンタ値が「2」の場合、ランプ編集処理(ステップS20)、カウンタ値が「3」の場合、可変表示ゲーム処理(ステップS21)、カウンタ値が「4」の場合、図柄制御編集処理(ステップS22)、カウンタ値が「5」の場合、データ転送処理(ステップS23)、カウンタ値が「6」の場合、外部情報編集処理(ステップS24)、カウンタ値が「7」の場合、入力情報制御処理(ステップS25)が、それぞれ行われる。
【0061】次いで、表示器制御回路に対する表示データの設定処理が行われ(ステップS26)、上記ステップS21の処理において利用された乱数データが新たな初期値としてレジスタ2に記憶され(ステップS27)、音編集出力処理が行われて(ステップS28)、CPU7は割り込み待ちの状態となる。
【0062】そして、前述したリセット信号に基づいて、CPU7は割込待ちの状態から復帰するようになっている。
【0063】以下では、本実施例における具体的な乱数の生成を説明する。
【0064】前述のように、レジスタ2に記憶される初期値としては、“245”の剰余が記憶されるため、“0”〜“244”までの間の値となる。
【0065】ここで、例えば、レジスタ2に記憶される初期値として“3”(=“00000011B”)が記憶されたとすると、乱数生成ブロック1aでは、レジスタ2内の初期値が、ビットシフタ3により、例えば、左方向に5ビットシフトされて“96”(=“01100000B”)が得られ、次に、排他的論理和回路4内のエクスクルーシブオアゲート5によって、ビットシフタ3によるシフト値“01100000B”とレジスタ2内の初期値“00000011B”との排他的論理和が演算され、演算結果として“99”(=“01100011B”)が求められる。
【0066】この求められた値は再度レジスタ2内に記憶され、次に、ビットシフタ3により、レジスタ2内の演算値が、例えば、右方向に3ビットシフトされて“12”(=“00001100B”)が得られ、次に、排他的論理和回路4内のエクスクルーシブオアゲート5によって、ビットシフタ3によるシフト値“00001100B”とレジスタ2内の記憶値“01100011B”との排他的論理和が演算され、演算結果として“111”(=“01101111B”)が求められる。
【0067】ここで、排他的論理和回路4内のエクスクルーシブオアゲート5を介して剰余演算回路6から出力される値“111”は、245よりも小さいので、“111”がそのまま乱数として出力される。
【0068】次回の乱数生成は“111”が新たな初期値として設定され、ビットシフタ3により、まず、“111”が左方向に5ビットシフトされて“224”(=“11100000B”)が得られ、エクスクルーシブオアゲート5によって、ビットシフタ3よるシフト値“11100000B”とレジスタ2内の初期値“01101111B”との排他的論理和が演算され、演算結果として“143”(=“10001111B”)が求められる。
【0069】そして、“143”がレジスタ2内に記憶されるとともに、“143”が右方向に3ビットシフトされて“17”(=“00010001B”)が得られ、次に、エクスクルーシブオアゲート5によって、ビットシフタ3によるシフト値“00010001B”とレジスタ2内の記憶値“10001111B”との排他的論理和が演算され、演算結果として“158”(=“01101111B”)が求められ、剰余演算回路6から出力される乱数としてそのまま“158”が得られる。以下、同様にして、〔表1〕に示すような乱数数列が生成される。
【0070】
【表1】

【0071】すなわち、図8に示す従来のケタ上がり方式のカウンタで得られる乱数列は、規則正しい等差数列であったが、本実施例では、高品位で、かつ、ランダム性の高い乱数列を生成することができる。
【0072】以上説明したように、本実施例では、レジスタ2に記憶された初期値に基づいて、ビットシフタ3により初期値が所定ビット数分(本実施例では、5または3ビット)、所定方向にシフトされ、このシフト値と初期値とに基づいてエクスクルーシブオアゲート5により排他的論理を求めることで、従来のケタ上がり方式のカウンタと比較して、品質の高いランダムな乱数を生成することができる。
【0073】したがって、本実施例では、遊技機(パチンコ遊技機)における確率的な偶然性をより高めることができる。
【0074】以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0075】例えば、ビットシフタ3によるビットシフト量は、本実施例では、8ビットの乱数値に対して5あるいは3ビットのシフト量を設定したが、本実施例における数値に限定されるものでなく、品質の良い乱数を得るために任意に設定可能である。
【0076】また、本実施例では、排他的論理和回路4により得られた値を次回の乱数生成の初期値として用いていたが、これに限らず、過去に得られた乱数データを保持しておき、保持した乱数データの中からピックアップした所定数の乱数データの排他的論理和を新たな初期値として利用してもよい。
【0077】また、特定のCPUには、ダイナミックメモリのリフレッシュを行うためのリフレッシュレジスタと呼ばれるレジスタを有するものがあり、このリフレッシュレジスタ内に保持されるデータは、所定時間毎にデクリメントされている。
【0078】このようなリフレッシュレジスタを有するCPUにおいて、乱数の再現性を考慮しなくてもよい場合は、排他的論理和回路4により得られた値と、リフレッシュレジスタの値との排他的論理和を新たな初期値として利用してもよい。
【0079】また、以上の説明では主として発明者によってなされた発明を、その背景となった利用分野であるパチンコ遊技機における遊技機制御回路に適用した場合について説明したが、それに限定されるものではない。
【0080】例えば、パチスロや可変表示ゲームの始動率を常に一定に維持しているゲーム機(パチコン)等の制御にも適用できる。
【0081】
【発明の効果】請求項1記載の発明では、初期値記憶手段に記憶された初期値に基づいて、ビットシフト手段により初期値が所定ビット数分、所定方向にシフトされ、このシフト値と初期値とに基づいて論理演算手段により排他的論理を求めることで、従来のケタ上がり方式のカウンタと比較して、品質の高いランダムな乱数を生成することができる。
【0082】この場合、請求項2記載の発明では、前記ビットシフト手段によるビット操作と、前記論理演算手段による論理演算とが対となって、複数回繰り返し処理を行うことで、請求項1記載の発明に加えて、ランダム性の高い乱数を生成することができる。
【0083】また、請求項3記載の発明では、前記ビットシフト手段による繰り返し処理毎にシフト方向を変更することで、請求項2記載の発明に加えて、高品位な乱数を生成することができる。
【0084】さらに、請求項4記載の発明では、前記ビットシフト手段によるビットシフト量は、左方向にシフトする場合、生成すべき乱数に必要なビット数の1/2のビット数に1加算した数分だけビットシフトし、右方向にシフトする場合、生成すべき乱数に必要なビット数の1/2のビット数に1減算した数分だけビットシフトすることで、請求項1、2または請求項3記載の発明に加えて、品質の高い乱数を生成することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013