Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
半導体装置及びその製造方法 - 株式会社日立製作所
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−252360
公開日 平成6年(1994)9月9日
出願番号 特願平5−40903
出願日 平成5年(1993)3月2日
代理人 【弁理士】
【氏名又は名称】薄田 利幸
発明者 加藤 重雄 / 中川 清和
要約 目的
小さい面積の中で、十分な電気容量が得られるキャパシタ面積を有する半導体装置を提供すること。

構成
シリコン基板201に、ソース領域202、ドレーン領域203、ゲート電極205を作り、スイッチとしてのトランジスタを形成する。ドレーン領域203の上にキャパシタの一方と接続するストレージノード207を設け、その上の金等からなる成長起点208から、Ge等の針状結晶209をその直径に対する高さの比が5以上になるように形成する。キャパシタ用絶縁膜210の上にセルプレート211を作り、キャパシタを形成する。また、ビット線213はゲート導線214を介してゲート電極205と接続し、また、ワード線215はソース導線216を介してソース領域202と接続して、メモリー信号の授受が行われる。
特許請求の範囲
【請求項1】半導体基板上に配置された針状結晶であって、その直径に対する高さの比が5以上の針状結晶と、その上に設けられた絶縁膜と電極とから構成されるキャパシタを有することを特徴とする半導体装置。
【請求項2】請求項1記載の半導体装置において、上記針状結晶は、Ge又はGaAsからなることを特徴とする半導体装置。
【請求項3】半導体基板上に配置された、Ge又はGaAsからなる針状結晶と、その上に設けられた絶縁膜と電極とから構成されるキャパシタを有することを特徴とする半導体装置。
【請求項4】請求項3記載の半導体装置において、上記針状結晶は、その直径に対する高さの比が5以上であることを特徴とする半導体装置。
【請求項5】請求項1から4のいずれか一に記載の半導体装置において、上記絶縁膜は、強誘電体薄膜であることを特徴とする半導体装置。
【請求項6】半導体基板上に、金、銀、銅、パラジューム、ニッケル及び白金からなる群から選ばれた少なくとも一種の金属を付着する工程、該金属を起点にして針状結晶を、その直径に対する高さの比が5以上になるように成長させる工程及びその表面に絶縁膜と電極を形成する工程を有し、該針状結晶、絶縁膜及び電極からキャパシタを構成することを特徴とする半導体装置の製造方法。
【請求項7】請求項6記載の半導体装置の製造方法において、上記針状結晶は、Ge又はGaAsであることを特徴とする半導体装置の製造方法。
【請求項8】半導体基板上に、金、銀、銅、パラジューム、ニッケル及び白金からなる群から選ばれた少なくとも一種の金属を付着する工程、該金属を起点にしてGe又はGaAsからなる針状結晶を成長させる工程及びその表面に絶縁膜と電極を形成する工程を有し、該針状結晶、絶縁膜及び電極からキャパシタを構成することを特徴とする半導体装置の製造方法。
【請求項9】請求項8記載の半導体装置の製造方法において、上記針状結晶は、その直径に対する高さの比が5以上であることを特徴とする半導体装置の製造方法。
【請求項10】請求項6から9のいずれか一に記載の半導体装置の製造方法において、上記金属を付着する工程は、スパッターリング又は蒸着で行うことを特徴とする半導体装置の製造方法。
【請求項11】請求項10記載の半導体装置の製造方法において、上記スパッターリング又は蒸着は、マスクを用いて行い、上記金属を所望の範囲に付着させることを特徴とする半導体装置の製造方法。
【請求項12】請求項6から9のいずれか一に記載の半導体装置の製造方法において、上記金属を付着する工程は、上記金属のイオンを用いてイオン線描画で行うことを特徴とする半導体装置の製造方法。
【請求項13】請求項6から12のいずれか一に記載の半導体装置の製造方法において、上記針状結晶を成長させる工程は、気相反応により行うことを特徴とする半導体装置の製造方法。
【請求項14】請求項6から13のいずれか一に記載の半導体装置の製造方法において、上記上記絶縁膜は、強誘電体薄膜であることを特徴とする半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体セルを小型化した半導体装置及びその製造方法に関する。
【0002】
【従来の技術】半導体デバイスは年々微細化が進み、64メガビットのDRAM(ダイナミックメモリー)が発表されるに至っている。これについては応用物理学会誌、92年4月号334〜337頁に詳細に説明がなされている。しかし、64メガビットDRAMのセル面積は微細化によって、既に1.3μm2という小さい面積しか与えられていない。今後さらに微細化が進み、例えば、1ギガDRAMが開発されるとすると、セル面積は0.2μm2となるといわれている。セルを正方形と仮定すると、セルの1辺は0.45μmという長さしかないことが分かる。半導体デバイスは微細化するが、ダイナミックメモリーデバイスの内部のキャパシタはソフトエラーの防止等のため、30fF程度の電気容量は必要とされている。
【0003】さて、図3に従来のダイナミックメモリーデバイスの内部のキャパシタを示す。シリコン基板301にソース領域302とドレーン領域303が作られ、その上に絶縁膜304が掛けられ、そして、ゲート電極305が作られて、スイッチとしてのトランジスタが形成されている。ドレーン領域303からキャパシタの電極の一方となる多結晶シリコンでできたストレージノード306が形成される。その上には絶縁膜304が掛けられる。さらにその上にセルプレート307が作られ、これとストレージノードとによってキャパシタが形成される。この構造はスタックトキャパシタセルといわれ、セル面積一杯にキャパシタを形成でき、大きな電気容量が得られる一つの構造である。
【0004】しかし、絶縁膜であるSiO2の絶縁耐圧は5〜7MV/cmといわれており、電源電圧からその薄膜化限界は2〜3nm程度である。30fFの電気容量を得るためには、絶縁膜の膜厚を2nmとしてもキャパシタ面積は約1.8μm2が必要となる。これは1ギガDRAMに許されるセル面積である0.2μm2の約9倍の面積である。もちろん、これは絶縁耐圧限界の値であるので、安定な動作のために膜厚を例えば3倍にすると、キャパシタ面積は約5.4μm2とセル面積の実に27倍が必要となる。
【0005】キャパシタ面積を拡大した半導体装置として、特開昭61−258467号公報等には、半導体基板の主表面上に突き出して形成された柱状体の表面上に積層して形成された絶縁膜と電極からなるキャパシタを備えた半導体装置が提案されている。このような柱状体の形成方法として、シリコン基板に金を注入し、シリコン−金合金領域を作り、光励起法により気相反応でこの領域にシリコン単結晶柱状体を形成する方法、或いは、シリコン基板にマスクを設け、異方性エッチングで基板に孔を開け、シリコン柱状体を残す方法が記載されている。
【0006】
【発明が解決しようとする課題】上記公報記載の従来技術は、いずれも柱状体の直径に対する高さの比がせいぜい3程度のものしか得られず、セル面積が極めて小さいときに、十分な電気容量得るためのキャパシタ面積が得られないという問題があった。すなわち、気相反応により生成するシリコンは針状結晶とはならず、従って、直径に対する高さの比をあまり大きくすることが出来なかった。また、異方性エッチングにより、小さい面積の中で深い穴を掘ることは製造上大きな困難を伴い、同様に直径に対する高さの比をあまり大きくすることが出来なかった。
【0007】本発明の目的は、小さい面積の中で、十分な電気容量が得られるキャパシタ面積を有する半導体装置及びそのような半導体装置を容易に得ることの出来るその製造方法を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため、本発明の半導体装置は、半導体基板上に配置された針状結晶で、その直径に対する高さの比が5以上のものと、その上に設けられた絶縁膜と電極とからキャパシタを構成するものである。また、本発明の半導体装置は、半導体基板上に配置されたGe又はGaAsからなる針状結晶と、その上に設けられた絶縁膜と電極とからキャパシタを構成するものである。もちろん、これらの特性の両方を備えたもの、すなわち、半導体基板上に配置されたGe又はGaAsからなる針状結晶であって、その直径に対する高さの比が5以上であるものと、その上に設けられた絶縁膜と電極とからキャパシタを構成したものであってよい。
【0009】上記針状結晶の直径に対する高さの比は、10以上であればより好ましく、20以上であれば最も好ましい。高さの上限の制限は特にないが、取扱易さの点から50程度以下であることが好ましい。針状結晶は、円錐状又は円筒状をしており、そのため、小さい面積の中で極めて容易にキャパシタ面積の大型化を実現することができる。針状結晶を形成する成長基礎となるストレージノードには、シリコンの多結晶か、単結晶とすることが好ましい。これによりシリコン半導体においても、容易なプロセスで針状結晶を形成することが実現できる。
【0010】このような半導体装置を容易に形成する方法として、半導体基板上に、金、銀、銅、パラジューム、ニッケル及び白金からなる群から選ばれた少なくとも一種の金属を付着し、この金属を起点にして針状結晶を成長させ、その表面に絶縁膜と電極を形成し、この針状結晶、絶縁膜及び電極からキャパシタを構成して製造することが出来る。
【0011】上記の金属の付着は、スパッターリング又は蒸着で、特にマスクを用いて行って所望の範囲に金属を付着させることが好ましい。或いは、上記の金属のイオンを用いてイオン線描画で行うことが好ましい。
【0012】
【作用】金、銀、銅、パラジューム、ニッケル、白金のいずれかを起点に用いると、この部分から針状結晶が容易に形成される。特に、ゲルマニウム又はGaAsを成長すると、その直径に対する高さの比が5以上の針状結晶が容易に形成される。
【0013】形成された針状結晶は、例えば、底辺の直径が0.20μmで、高さが6μmの円錐状であるとすると、3本の針状結晶の表面の面積は5.6μm2となる。この表面面積を持つ針状結晶と、セルプレートとの間に6nmのSiO2の絶縁膜を与えると30fFのキャパシタが実現され、小さい面積の中で、十分な電気容量を得ることできる。
【0014】
【実施例】以下、本発明の実施例を図面を用いて詳細に説明する。
〈実施例1〉図1は、針状結晶の表面を用いてダイナミックメモリ用のキャパシタを実現した半導体装置の断面図である。シリコン基板101に、イオン打ち込みによりソース領域102とドレーン領域103を形成する。その上にSiO2の絶縁膜(図の104の一部)を設け、そして、多結晶シリコン膜を形成し、所望のパターンとしてゲート電極105とし、スイッチとしてのトランジスタが形成される。再びSiO2の絶縁膜(図の104の一部)を形成し、ドレーン領域103と接続する開口を設け、多結晶シリコンのドレーン導体106を設け、その上にキャパシタの一方と接続するストレージノード107を多結晶シリコンで形成する。これは、シリコンの単結晶で作ってもよい。また、絶縁膜はSiNであってもよい。
【0015】ストレージノード107の上に、金の成長起点108をマスクを用いたスパッターリングで形成する。成長起点は、蒸着で付けてもよい。また金のイオンを作り、イオン線の描画で付けることも可能である。この場合は、マスクは不要となる。金の他に、銀、銅、パラジューム、ニッケル又は白金を用いても同様の結果が得られる。
【0016】成長起点108を起点として、気相成長法を用いて、針状結晶109を形成する。これは、ゲルマニウムの水素化合物であるモノゲルマンやジゲルマンを用い、基板温度500℃で反応させ、ゲルマニウムの針状結晶を形成する。なお、ガリウムの有機化合物であるトリメチルガリウムやトリエチルガリウムとヒ素の水素化合物であるアルシンを用い、基板温度500℃で、GaAsの針状結晶を形成してもよい。針状結晶は円錐状又は円筒状をしている。底辺の直径が0.20μmで、高さが6μmの円錐状の3本の針状結晶を形成し、5.6μm2という大きな表面面積が得られた。
【0017】その上に、モノシランと酸素を用いた気相成長法で、SiO2のキャパシタ用絶縁膜110を設ける。これは、トランジスタ用の絶縁膜104と共通でもよい。また、酸素の変わりにアンモニアを用いてSiNを形成してもよい。さらにその上に多結晶シリコンからなるセルプレート111が作られる。これと針状結晶の表面面積とによって大きな電気容量のキャパシタが形成されることになる。
【0018】〈実施例2〉図2に針状結晶の表面をキャパシタに用いたダイナミックメモリーの1メモリー分の断面図を示す。実施例1と同様にして、シリコン基板201に、ソース領域202とドレーン領域203を形成し、その上に絶縁膜(図の204の一部)を、そして、ゲート電極205を設け、さらに、その上に絶縁膜(図の204の一部)が設けられて、スイッチとしてのトランジスタが形成された。
【0019】次に、所望の開口部を設け、各導線さらに各配線を設ける。すなわち、ゲート導線214を介してゲート電極205と接続するビット線213と、ソース導線216を介してソース領域202と接続するワード線215を設け、ドレーン領域203にドレーン導体206を接続する。このドレーン導体206の上にキャパシタの一方と接続するストレージノード207を形成する。
【0020】以下、再び、実施例1と同様にして、ストレージノード207の上に、金の成長起点208を付け、これを起点として、針状結晶209を形成する。その上にはキャパシタ用絶縁膜210が設けられる。これは、トランジスタ用絶縁膜204と共通でもよい。さらにその上にセルプレート211が作られ、これと針状結晶の表面面積とによって大きな電気容量のキャパシタが形成されることになる。さらにセルプレート導線217はセルプレート211と接続して、メモリー信号の授受が行われる。セルプレートの外側は保護膜212が覆い、この半導体を保護している。
【0021】成長起点208は、金に代えて、銀、銅、パラジューム、ニッケル又は白金を用いても同様の結果が得られることは実施例1と同様である。なお、針状結晶の大きさは上記の値に限らず、例えば、底辺の直径が0.10μmで、高さが3μmの円錐状の針状結晶を6本形成してもよい。また、キャパシタ用絶縁膜をして、強誘電体薄膜の酸化タンタルやチタン酸ジルコン酸鉛(PZT)を用いることは有効で、小さな表面積で大きな容量を得ることができた。従って、この場合は、針状結晶の数を減らしたり、あるいはさらに小さな針状結晶とすることができる。これは、本発明によれば、1ギガビットよりも大きなメモリである4ギガビットや16ギガビットのダイナミックメモリが容易に実現できることを示している。酸化タンタルは、気相成長で形成し、PZTは、スパッタリングで形成する。
【0022】
【発明の効果】以上述べてきたように本発明によれば、(1)ダイミックメモリ用キャパシタのストレージノードの上に、直径に対する高さの比が5以上の針状結晶、或いは、材質がGeかGaAsの針状結晶(その両方の特性を持っていてもよい)を形成した結果、小さい面積の中で極めて容易にキャパシタ面積の大型化を実現することができた。
【0023】(2)この針状結晶を形成するために、起点となる金属が必要であるが、この金属として、金、銀、銅、パラジューム、ニッケル、白金のいずれかを用いることによって、この金属を起点にして、針状結晶が容易に形成されるようになった。
【0024】(3)針状結晶として、例えば、底辺の直径が0.20μmで、高さが6μmの円錐状の3本の針状結晶を一辺0.45μmのセルの上に形成すると、その表面の面積は5.6μm2となり、キャパシタ用絶縁膜をSiO2膜とした場合、30fF以上のキャパシタを実現することができた。この結果、1ギガビットダイナミックメモリーが実現した。
【0025】(4)キャパシタ用絶縁膜として、酸化タンタルやPZT等の強誘電体薄膜を用いた場合は、針状結晶の数を減らしたり、或いは、さらに小さな針状結晶とすることができ、4ギガビットや16ギガビットのダイナミックメモリが容易に実現できる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013