米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 フィルタシステム
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−237146
公開日 平成6年(1994)8月23日
出願番号 特願平5−149345
出願日 平成5年(1993)6月21日
代理人 【弁理士】
【氏名又は名称】富田 和子
発明者 木村 博 / 堀田 龍太郎 / 長谷 健一 / 浦上 憲 / 淡野 公一
要約 目的
磁気ディスク装置等のリードチャネルにおける信号処理用フィルタシステムにおいて、フィルタのカットオフ周波数変化にともなうフィルタゲインの変動を補正し、低電圧化方式に対応可能な、フィルタシステムを実現することを目的とする。

構成
フィルタシステムを、カットオフ周波数可変フィルタ1、VGA(可変ゲインアンプ)2、レジスタ3、D/Aコンバータ4を有して構成する。フィルタカットオフ周波数に応じたゲイン制御信号6を発生させる手段を使用して、これを発生させ、ゲイン制御信号6でVGA(可変ゲインアンプ)2のゲインを制御する。 これにより、フィルタカットオフ周波数の変化に伴うゲインの変動分をVGA(可変ゲインアンプ)2で補正する。
特許請求の範囲
【請求項1】フィルタカットオフ周波数を任意に設定可能とするプログラマブルフィルタと、フィルタカットオフ周波数に対応したゲイン制御信号を発生させる手段と、ゲイン制御信号によりゲインを任意に設定可能とするVGA(可変ゲインアンプ)を具備し、前記、ゲイン制御信号によりVGAのゲインを制御し、フィルタシステムのゲインを一定にすることを特徴とするフィルタシステム。
【請求項2】請求項1記載のフィルタシステムにおいて、フィルタカットオフ周波数制御信号によりVGA(可変ゲインアンプ)のゲインを制御することを特徴とするフィルタシステム。
【請求項3】請求項1記載のフィルタシステムにおいて、ゲイン制御信号を自動的に発生させる手段を付随させ、前記、フィルタシステムのゲインを一定にするVGA(可変ゲインアンプ)及びゲイン制御信号を発生する手段を持つことを特徴とするフィルタシステム。
【請求項4】請求項3記載のフィルタシステムにイコライザを付随させたイコライザ内蔵フィルタシステムにおいて、前記、イコライザ内蔵フィルタシステムのゲインを一定にすることを特徴とするフィルタシステム。
【請求項5】請求項3または4記載のフィルタシステムを含み、1チップに集積したことを特徴とする1チップLSI。
【請求項6】請求項3または4記載のフィルタシステムを用いたことを特徴とする磁気ディスク装置。
【請求項7】与えられた信号に応じて、特定の周波数の信号を発生させる発振手段と、フィルタ遮断周波数およびフィルタQ値(Quality Factor)を任意に設定可能とするアクティブフィルタと、前記発振手段の出力信号の周波数に応じて、前記アクティブフィルタのQ値を制御するQ制御信号を生成するQ制御信号自動発生手段を具備し、前記発振手段から出力される信号の周波数により、前記アクティブフィルタのQ値を、予め与えられた目標値にするように制御することを特徴とするフィルタシステム。
【請求項8】与えられた信号に応じて、特定の周波数の信号を発生させる発振手段と、フィルタ遮断周波数およびフィルタQ値(Quality Factor)を任意に設定可能とするアクティブフィルタと、前記発振手段の出力信号の周波数に応じて、前記アクティブフィルタのQ値を制御するQ制御信号および前記アクティブフィルタの遮断周波数を制御するf0制御信号を生成する、Q・f0制御信号自動発生手段を具備し、前記発振手段から出力される信号の周波数により、前記アクティブフィルタのQ値および遮断周波数を、予め与えられた目標値にするように制御することを特徴とするフィルタシステム。
【請求項9】請求項7において、さらに、増幅手段を備え、前記Q制御信号自動発生手段から出力されるQ制御信号を、前記増幅手段を介して前記アクティブフィルタに入力することを特徴とするフィルタシステム。
【請求項10】請求項8において、さらに、増幅手段を備え、前記Q・f0制御信号自動発生手段から出力されるQ制御信号およびf0制御信号を、前記増幅手段を介して前記アクティブフィルタに入力することを特徴とするフィルタシステム。
【請求項11】請求項7または8記載のフィルタシステムを、同一チップに集積して形成したことを特徴とする半導体回路。
【請求項12】請求項7または8記載のフィルタシステムを内蔵し、磁気ヘッドからのデータ読み込み信号をフィルタリングすることを特徴とする磁気ディスク装置。
【請求項13】与えられた信号に応じて、特定の周波数の信号を発生させる発振手段と、フィルタ遮断周波数およびフィルタQ値(Quality Factor)を任意に設定可能とする第1のアクティブフィルタと、前記発振手段の出力信号の周波数に応じて、前記アクティブフィルタのQ値を制御するQ制御信号を生成するQ制御信号自動発生手段とを具備し、前記Q制御信号自動発生手段は、フィルタ遮断周波数およびフィルタQ値を任意に設定可能とする第2のアクティブフィルタと、振幅検出手段を備え、該振幅検出手段は、前記発振手段から出力される信号から生成される正弦波信号であって、第1のアクティブフィルタの遮断周波数と同一の周波数を有し、かつ、第2のアクティブフィルタに入力される入力信号Vin、および、第2のアクティブフィルタの出力信号Voutを入力信号とし、Vinのa倍(aは、実数)の信号、および、Voutのb倍(bは、実数)の信号の差分信号(a×Vin−b×Vout)を生成し、予め与えられたQ値の目標値であるQ1と、前記VinおよびVoutから定まるQ値をQ2とすると、制御量q=(Q1−Q2)×b×Vin(ただし、Q1=a/bとする)が、q=0となるように、前記振幅検出手段の出力信号である前記差分信号を前記第2のアクティブフィルタのQ値設定端子に帰還するループを構成し、Q値を予め与えられた目標値Q1にすることを特徴とするフィルタシステム。
【請求項14】請求項13において、さらに、位相検出手段を備え、該位相検出手段は、前記VinおよびVoutを入力信号とし、前記VinとVoutの積の積分値をΨを、Ψ=0となるように、前記位相検出手段の出力信号を前記第2のアクティブフィルタの遮断周波数設定端子に帰還するループを構成し、前記第1のアクティブフィルタの遮断周波数を、予め定められた目標値にすることを特徴とするフィルタシステム。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、任意のカットオフ周波数に設定可能なフィルタ回路に関し、とくに磁気ディスクなどのリードチャネルにおける信号処理用フィルタシステムに関する。
【0002】
【従来の技術】従来、フィルタは抵抗、容量、コイルなどの受動素子で構成される受動フィルタ、OPアンプを用いたアクティブフィルタがあり、これらのフィルタはフィルタ特性、とくにカットオフ周波数は用途に応じた値に設計され、カットオフ周波数は固定であった。近年、システムの小型化、大容量化の流れに伴い、フィルタを用いるシステムにおいて、扱う信号の周波数を変化させて使用する方式が用いられ始めてきた。
【0003】とくに磁気ディスクにおいては、記憶容量を増やす新記録方式としてCDR(Constant Density Recording)が考案されている。CDRシステムではディスクの内周と外周とで転送速度を変化させており、読みだしデータの周波数成分が変化するため、信号処理を行うフィルタ回路のカットオフ周波数を転送速度に応じて可変とする必要がある。
【0004】このように扱う信号周波数が変化するシステムでは、フィルタのカットオフ周波数を可変とするカットオフ周波数可変フィルタが必要となる。
【0005】従来のフィルタシステムについて図6、図12及び図13を用いて説明する。
【0006】従来のカットオフ周波数可変フィルタシステムについて図13を用いて説明する。従来のフィルタシステムはSSI社の32F8011のデータシートに記載されている。
【0007】図13は従来のフィルタシステムの概略を示したもので、カットオフ周波数可変フィルタ1、固定ゲインアンプ52で構成される。
【0008】フィルタカットオフ周波数の設定値に応じたフィルタ制御信号5によりカットオフ周波数可変フィルタ1のカットオフ周波数を制御する。
【0009】図6はカットオフ周波数可変1次LPF(ローパスフィルタ)15の構成を示したもので、可変相互コンダクタンスアンプ11、12、容量13、14から構成される。LPF(ローパスフィルタ)15のカットオフ周波数は、可変相互コンダクタンスアンプ11、12のコンダクタンスGmを制御することで、可変とすることが出来る。この時、LPF(ローパスフィルタ)のゲインAは、可変相互コンダクタンスアンプ11、12の出力インピーダンスZoを用いて、【0010】
【数1】

【0011】と表されるため、Gmを変化させるとLPF(ローパスフィルタ)のゲインAが変動してしまう。
【0012】そのため、図13のような従来のフィルタシステムでは、フィルタのカットオフ周波数の変化にともない、フィルタのゲインも変動してしまうという問題点が生じる。
【0013】図12は、磁気ディスクのシステム構成図であり、信号処理ブロック38は、信号振幅を一定にするAGC(オートマチックゲインコントロール)アンプ45、AGCアンプ45を制御するAGC制御回路46、パルススリミングを行うイコライザ47、ノイズを除去するLPF(ローパスフィルタ)48、ピーク検出用HPF(ハイパスフィルタ)49、データに同期したクロックを生成するデータセパレータ50、記録符号の符号化、復号化を行うENDEC(エンコーダ、デコーダ)51で構成される。LPF48を従来のフィルタシステムで構成した場合、LPF48のカットオフ周波数の変化に伴い、LPF48のゲインが変動するが、AGC制御回路46がLPF48の出力信号レベルを検出し、LPF48の出力信号振幅が一定になるようにAGCアンプ45のゲインを制御する。この場合、LPF48の入力信号レベルが変動し、この入力信号レベルの変動がLPF48の入力ダイナミックレンジより大きくなると、出力信号が歪んでしまうという問題が生じる。
【0014】
【発明が解決しようとする課題】上記従来技術では、フィルタのカットオフ周波数の変化にともない、フィルタのゲインも変動してしまう。そこで、フィルタゲインの変動を許容できる範囲に押さえるために、フィルタカットオフ周波数の可変範囲が制限されてしまうという問題点が生じる。
【0015】また、フィルタ回路において、ゲイン変動を押さえるために回路構成が複雑になり、そのため回路の低電圧化が困難になる。
【0016】さらに、従来技術においては、フィルタを構成する素子の特性ばらつきにより、フィルタQ値(Quality Factor)が、ばらついてしまうという問題点もあった。
【0017】さらにまた、高帯域アクティブフィルタの場合、アクティブフィルタの遮断周波数の変化に伴い、Q値が変動してしまうという問題点もあった。
【0018】そこで、本発明の目的は、カットオフ周波数を可変とするフィルタにおいて、フィルタのカットオフ周波数変化にともなうフィルタゲインの変動を補正し、低電圧化回路方式に対応可能な、フィルタシステムを実現することである。
【0019】さらに、本発明の他の目的は、フィルタを構成する素子の特性バラツキによる、Q値の変動を排除し、アクティブフィルタの遮断周波数の変化に伴う、Qの値の変動を抑えることである。これにより、広帯域、高精度のアクティブフィルタを実現する。
【0020】
【課題を解決するための手段】上記目的を達成するための、本発明によるフィルタシステムのブロック図を図1に示す。
【0021】図1に示すように、本システムはカットオフ周波数可変フィルタ1、VGA(可変ゲインアンプ)2、レジスタ3、D/Aコンバータ4、から構成される。
【0022】また、以下に述べる他の手段も考えられる。
【0023】図14に示すように、本システムは、マイコン100、レジスタ200、シンセサイザ300、DAC400、アクティブフィルタ500、Q制御信号自動発生回路600を有して構成される。さらに、Q制御信号自動発生回路600は、シンセサイザ700、DAC900、ローパスフィルタ800、アクティブフィルタ1000、振幅検出回路1100を有して構成される。
【0024】
【作用】本発明の作用について図1を参照して説明する。
【0025】フィルタのカットオフ周波数設定値に応じたフィルタ制御信号5でカットオフ周波数可変フィルタ1のカットオフ周波数を制御する。さらに、フィルタカットオフ周波数に応じたゲイン制御信号6を発生させる手段を用いてこれを発生させ、ゲイン制御信号6でVGA(可変ゲインアンプ)2のゲインを制御する。これにより、フィルタカットオフ周波数の変化に伴うゲインの変動分をVGA(可変ゲインアンプ)2で補正し、フィルタシステムのゲインをフィルタカットオフ周波数によらず一定に保つことが可能となる。
【0026】また、カットオフ周波数可変フィルタ1のゲイン変動をVGA(可変ゲインアンプ)2で補正するため、カットオフ周波数の可変範囲を広げることが可能となり、さらに回路構成をシンプルにすることができるため、低電圧化方式に対応することが可能となる。
【0027】次に、前記他の手段における作用を、図14を参照して説明する。
【0028】マイコン100は、例えば磁気ディスク装置へのデータの書き込みのための転送速度に応じて、レジスタ200にデジタル値を設定し、DAC400は、レジスタ200における設定値に応じて、f0制御信号1200を発生し、該制御信号によりアクティブフィルタ500、1000の遮断周波数を制御する。
【0029】シンセサイザ300は、レジスタ200における設定値に応じた発振周波数クロックを出力する。Q制御信号自動発生回路600に備えられたシンセサイザ700は、シンセサイザ300の出力クロックを分周し、ロ−パスフィルタ800を通過した信号を、アクティブフィルタ1000に入力する。
【0030】振幅検出回路1100は、アクティブフィルタ1000の入力信号と出力信号とを入力とし、Q制御信号1300を出力する。Q制御信号1300により、アクティブフィルタ500、1000のQ値を制御する。
【0031】さらに詳しく説明する。
【0032】Q制御信号自動発生回路600に設けられた振幅検出回路1100は、アクティブフィルタ1000の入力信号と出力信号の振幅差に応じて、Q制御信号1300を出力し、該制御信号でアクティブフィルタ1000のQ値を制御するため、アクティブフィルタ1000のQ値は、素子特性のばらつきによらなくなる。
【0033】アクティブフィルタ1000とアクティブフィルタ500とを同一チップ上に構成すると、アクティブフィルタ1000とアクティブフィルタ500の特性ばらつきは同程度となる。
【0034】前記Q制御信号1300により、アクティブフィルタ500のQ値を制御することで、アクティブフィルタ500のQ値は、素子特性のばらつきに依存しなくなる。さらに、遮断周波数の変化に伴うQ値の変動を抑えることが可能となる。
【0035】
【実施例】以下、本発明の実施例を図を参照して説明する。
【0036】図12は、本発明を磁気ディスクに適応した場合のシステム構成図を示す。図12のシステムは、データを記録しておくディスク円盤36、信号の増幅を行うR/Wアンプ37、信号処理を行う信号処理ブロック38、データのコントロールを行うHDC(ハードディスクコントローラ)39、データのやり取りを行うI/F(インターフェイス)40、HDC39、I/F40の制御を行うCPU41、VCM(ボイスコイルモータ)42、VCM42の制御を行うVCM制御回路43、および、データの処理を行うホスト44を有して構成される。
【0037】また、信号処理ブロック38は、信号振幅を一定にするAGC(オートマチックゲインコントロール)アンプ45、AGCアンプ45を制御するAGC制御回路46、パルススリミングを行うイコライザ47、本発明にかかるフィルタシステムを有して構成するLPF(ローパスフィルタ)48、ピーク検出用HPF(ハイパスフィルタ)49、データに同期したクロックを生成するデータセパレータ50、記録符号の符号化、復号化を行うENDEC(エンコーダ、デコーダ)51を有して構成する。
【0038】図1は、本発明の概略を示すものである。図1に示す回路は、カットオフ周波数可変フィルタ1、VGA(可変ゲインアンプ)2、レジスタ3、D/Aコンバータ4を有して構成される。
【0039】カットオフ周波数可変フィルタ1は、フィルタ制御信号5に応じてフィルタカットオフ周波数を変化させる。レジスタ3は、フィルタカットオフ周波数の設定値に応じた値に設定され、D/Aコンバータ4は、レジスタ3の設定値に対応したゲイン制御信号6を出力する。VGA(可変ゲインアンプ)2は、ゲイン制御信号6によりゲインを変化させる。このようなシステム構成にすることで、カットオフ周波数可変フィルタ1によるゲインの変動に対し、VGA(可変ゲインアンプ)が、フィルタのゲイン変動分を補正するため、フィルタシステムのゲインを一定にすることができる。
【0040】具体的には、次のように制御が行われる。カットオフ周波数可変フィルタ1のカットオフ周波数を、例えば、「5(MHZ)」に設定するとする。このとき、カットオフ周波数可変フィルタ1への入力信号の振幅が、「1/2倍」となって、カットオフ周波数可変フィルタ1から出力されたとする。この場合、VGA(可変ゲインアンプ)2のゲインを2倍とするように、レジスタ3に、所定の値が設定される。したがってフィルタシステムからの出力信号の振幅は、一定となる。 すなわち、カットオフ周波数可変フィルタ1における入力信号の減衰を補うように、VGA(可変ゲインアンプ)2のゲインを設定するゲイン制御信号6が生成され(該信号の生成は、レジスタ3に設定されたデジタル値を、DAC4により、デジタルアナログ変換して行われる)、フィルタシステムからの出力信号の振幅は、一定となる。
【0041】図2は、図1のフィルタシステムにおいて、フィルタ制御信号5により、VGA(可変ゲインアンプ)2のゲインを制御するシステム構成である。この方式では、特にゲイン制御信号を必要とせず、ゲイン制御信号を生成するレジスタ、D/Aコンバータを不要とし、回路規模を小さくすることが可能となる。
【0042】すなわち、本構成では、同一の制御信号により、例えば、フィルタとVGAの各々の特性(遮断周波数とゲイン)を変化させるためのパラメータである、フィルタおよびVGA内の所定箇所の電流値を変化させ、所望の遮断周波数とゲインを与えるように設計しておくことになる。
【0043】図3は、図1のフィルタシステムにVGA(可変ゲインアンプ)制御回路7を付随させたものである。VGA(可変ゲインアンプ)制御回路7は、カットオフ周波数可変フィルタ1の入力信号と出力信号を入力とし、2つの信号の振幅レベルの差に応じたゲイン制御信号6を出力し、ゲイン制御信号6でVGA(可変ゲインアンプ)2のゲインを制御する。
【0044】ゲイン制御は、例えば、カットオフ周波数可変フィルタ1の入力信号の振幅と出力信号の振幅が等しいとき、VGA(可変ゲインアンプ)制御回路7は、VGA(可変ゲインアンプ)2のゲインを1倍にするゲイン信号6を出力するように行われる。また、カットオフ周波数可変フィルタ1の出力信号の振幅が、入力信号の振幅の「1/2倍」のとき、VGA(可変ゲインアンプ)制御回路7は、VGA(可変ゲインアンプ)2のゲインを2倍にするゲイン信号6を出力する。
【0045】このように、VGA(可変ゲインアンプ)制御回路7は、フィルタ1への入力信号の減衰に応じて、ゲイン信号を生成し、フィルタシステムから出力される信号の振幅が一定の値になるようにゲイン制御信号6を生成している。
【0046】このシステムではゲイン制御信号6を発生させるVGA(可変ゲインアンプ)制御回路7を備えた構成とすることで、外部よりゲイン制御信号6を与える必要がなく、自動的にフィルタシステムのゲインを一定にすることが可能となる。
【0047】図4は、図3のフィルタシステムにおいて、VGA(可変ゲインアンプ)制御回路7の入力を、カットオフ周波数可変フィルタ1の入力信号とVGA(可変ゲインアンプ)2の出力信号にしたものである。VGA(可変ゲインアンプ)制御回路7は、カットオフ周波数可変フィルタ1の入力信号とVGA(可変ゲインアンプ)2の出力信号を入力とし、2つの信号の振幅レベルの差に応じてゲイン制御信号6を出力し、VGA(可変ゲインアンプ)のゲインを制御するフィードバックループを構成することで、フィルタシステムのゲインを安定させることができる。
【0048】すなわちVGA(可変ゲインアンプ)制御回路7は、VGA(可変ゲインアンプ)2のゲインの初期設定値を「a倍」とし、例えば、VGA(可変ゲインアンプ)2の出力信号の振幅がカットオフ周波数可変フィルタ1の入力信号の振幅の「1/2倍」になったとき、VGA(可変ゲインアンプ)制御回路7は、VGA(可変ゲインアンプ)2のゲインを「2×a倍」とするゲイン制御信号6を生成する機能を有し、これによりフィルタシステムから出力される振幅値は一定となる。
【0049】図5は、図4のシステムを磁気ディスクの信号処理回路に適用したシステムである。図5に示すシステムは、いわゆるパルススリミングを行うイコライザ8、ノイズを除去するためのLPF(ローパスフィルタ)15、ピーク検出用HPF(ハイパスフィルタ)9、VGA(可変ゲインアンプ)2、10、VGA(可変ゲインアンプ)制御回路7を有して構成される。
【0050】VGA(可変ゲインアンプ)制御回路7は、イコライザ8の入力信号とVGA(可変ゲインアンプ)2の出力信号を入力とし、2つの信号の振幅レベルの差に応じてゲイン制御信号6を出力し、ゲイン制御信号6によりVGA(可変ゲインアンプ)2、10のゲインを制御する。VGA(可変ゲインアンプ)制御回路7がイコライザ8の入力信号をモニタすることで、イコライザ8を含めた信号処理フィルタシステムのゲインを安定させることが可能となる。
【0051】図6は、カットオフ周波数可変1次LPF(ローパスフィルタ)15の構成例を示しており、可変相互コンダクタンスアンプ11、12、容量13、14を有して構成される。この回路のフィルタカットオフ周波数fcは、可変相互コンダクタンスアンプ11、12のコンダクタンスGm、容量13、14の容量値Cを用いて、【0052】
【数2】

【0053】と表せる。
【0054】フィルタ制御信号5により、可変相互コンダクタンスアンプ11、12のコンダクタンスGmを制御することで、カットオフ周波数可変LPF15のカットオフ周波数を可変とすることができる。
【0055】図7はカットオフ周波数可変1次HPF(ハイパスフィルタ)20の構成例を示しており、可変相互コンダクタンスアンプ17、容量18、19を有して構成される。この回路のフィルタカットオフ周波数fcは、可変相互コンダクタンスアンプ17のコンダクタンスGm、容量18、19の容量値Cを用いて、【0056】
【数3】

【0057】と表せる。フィルタ制御信号5により、可変相互コンダクタンスアンプ17のコンダクタンスGmを制御することで、カットオフ周波数可変HPF(ハイパスフィルタ)20のカットオフ周波数を可変とすることができる。
【0058】図8はVGA(可変ゲインアンプ)の回路構成を示したもので、本回路は、バイポーラトランジスタ21、22、電流源23、抵抗24、25を有して構成される。この回路のゲインGは、電流源23の電流値I0、抵抗24、25の抵抗値RLを用いて、【0059】
【数4】

【0060】と表せる。ここで、reは、電子の電荷q、ボルツマン定数k、温度Tを用いて、【0061】
【数5】

【0062】と表せる。電流源23の電流I0を制御することによりVGA(可変ゲインアンプ)のゲインGを制御することができる。
【0063】図9は、可変相互コンダクタンスアンプの回路構成を示したもので、本回路は、バイポーラトランジスタ26〜31、電流源32〜34、抵抗35を有して構成される。この回路の相互コンダクタンスGmは、電流源32、33の電流値I1、電流源34の電流値I2、抵抗35の抵抗値Reを用いて、【0064】
【数6】

【0065】と表すことができ、電流源34の電流I2、または、電流源32、33の電流I1を制御することにより、可変相互コンダクタンスアンプのコンダクタンスGmを制御することができる。
【0066】図10は、図6のカットオフ周波数可変1次LPF(ローパスフィルタ)15において、可変相互コンダクタンスアンプ11の相互コンダクタンスGm1を、ゲイン制御信号6で制御するシステムである。
【0067】この回路のフィルタゲインAは、可変相互コンダクタンスアンプ11の相互コンダクタンスGm1、可変相互コンダクタンスアンプ12の相互コンダクタンスGm2を用いて、【0068】
【数7】

【0069】と表せる。また、この回路のフィルタカットオフ周波数は、【0070】
【数8】

【0071】と表せる。ゲイン制御信号6で可変相互コンダクタンスアンプ11のコンダクタンスGm1を制御することで、フィルタのカットオフ周波数には影響を与えず、カットオフ周波数可変フィルタ15のゲインAを可変とすることができる。このシステムでは、フィルタ自体に可変ゲインアンプ機能を持たせることができるため、VGA(可変ゲインアンプ)を独立に設ける必要がなく、回路規模を小さくすることができる。
【0072】図11は、図1のフィルタシステムを多段従属接続して構成した高次のフィルタシステムである。この高次のフィルタシステムでは、各段ごとにフィルタゲインを一定に保つため、フィルタの次段に、特にアンプを設ける必要がなく、出力ノイズを軽減することができる。
【0073】以下、本発明の他の実施例について図面を参照して説明する。
【0074】なお、他の実施例について説明する前に、従来のアクティブフィルタについて図23を参照して簡単に説明しておく。従来のアクティブフィルタについては、例えば、Silicon Systems,Inc,社のSSI32F8010のデータシートに記載されている。 図23は、従来のアクティブフィルタのブロック図を示したもので、マイコン100、レジスタ200、DAC400、アクティブフィルタ500を有して構成している。
【0075】例えば、磁気ディスク装置へのデータの書き込みのための転送速度に応じ、マイコン1は、レジスタ2にデジタルの値を設定する。
【0076】DAC4は、レジスタ2に設定された値に応じて、f0制御信号12を出力する。さらに、DAC4は、レジスタ2に設定された値に応じて、Q制御信号13を出力する。前記f0制御信号12により、アクティブフィルタ5の遮断周波数を制御し、前記Q制御信号13によって、アクティブフィルタ5のQ値を制御していた。
【0077】さて、図14は、本発明にかかる他の実施例の構成を示すものである。
【0078】図14にて示された回路は、マイコン100、レジスタ200、シンセサイザ300、DAC400、アクティブフィルタ500、Q制御信号自動発生回路600を同一LSIチップ上に備えて構成している。また、Q制御信号自動発生回路6は、シンセサイザ700、DAC900、ロ−パスフィルタ800、アクティブフィルタ1000、振幅検出回路1100を有して構成している。
【0079】マイコン100は、例えば磁気ディスク装置から送られてくるデータの転送速度に応じて、レジスタ200にデジタル値を設定する手段である。マイコン1は、例えば、CPU、ROM、およびRAMのいずれかを少なくとも備えた構成にて実現される。レジスタ2は、例えば、各種CMOSにて実現される。
【0080】レジスタ200に設定されるデジタルの値は、例えば、前記データの転送速度に対応して予め定めた関係を有して決定されるように、マイコン100が処理すれば良い。ここで、予め定めた関係とは、例えば、比例関係等が好ましい。
【0081】DAC400は、レジスタ2の設定値に応じて、f0制御信号1200を発生する手段であり、f0制御信号1200により、アクティブフィルタ500、1000の遮断周波数が制御される。
【0082】なお、アクティブフィルタ500、1000は、前述のように可変相互コンダクタンスアンプと容量素子を有した構成にしておけばよい。また、DAC400は、例えば、各種CMOS等により構成された、デジタル・アナログ変換器によって実現される。
【0083】シンセサイザ300は、書き込み(読み込みでもよい)クロック生成手段であり、アクティブフィルタの遮断周波数とシンセサイザの出力クロック周波数は、比例関係を有している。シンセサイザ300は、例えば、各種CMOS等の電子デバイスにより実現される。
【0084】シンセサイザ300は、レジスタ200の設定値に応じた発振周波数クロックを出力するように構成しておく。例えば、レジスタ2の設定値に比例した発信周波数を有した信号を出力するように構成しておく等が考えられ、これは、各種CMOS等の電子デバイスを有して構成した論理回路を、シンセサイザ300に備えることにより実現される。
【0085】Q制御信号自動発生回路6内に設けられたシンセサイザ700は、シンセサイザ300の出力クロックを分周し、アクティブフィルタ1000の遮断周波数と同じ周波数f0を有するクロック信号を出力する。
【0086】ローパスフィルタ800は、シンセサイザ300の発振周波数に応じて遮断周波数を可変とし、シンセサイザ700の出力信号の高調波成分をカットして、正弦波を出力する。ローパスフィルタ800は、例えば、カットオフ周波数を任意に設定可能なプログラマブルフィルタによって、実現する。具体的には、本実施例においては、レジスタ200によって設定された、デジタル値を、DAC900がデジタル・アナログ変換し、カットオフ周波数を設定する信号を生成する。
【0087】アクティブフィルタ1000は、ローパスフィルタ800からの出力信号である正弦波を入力信号とする。
【0088】アクティブフィルタ1000の入力信号の振幅をVin、アクティブフィルタ1000の出力信号の振幅をVoutとし、アクティブフィルタ1000の設定Q値をQ1、アクティブフィルタ1000の実際のQ値をQ2とする。
【0089】なお、Q値は、フィルタの特性を表すパラメータであり、フィルタ位相特性において、位相差90°の点の傾きを示す。かかるQ値が周波数によってばらつくと、フィルタの遅延時間(本来、周波数にかかわらず遅延時間が一定になるのが理想である)が周波数により変動し、出力波形がひずんでしまうことになる。
【0090】したがって、フィルタシステムにおいて、Q値を所定の値で一定になるように制御する必要があるわけである。なお、一般に、Q値は、カットオフ周波数におけるフィルタの「ゲイン」を測定することにより得られ、システムごとに予め仕様(スペック)で、とりうるべきQ値が定められている。
【0091】振幅検出回路11は、アクティブフィルタ1000の入力信号と出力信号を入力とし、アクティブフィルタ1000の入力信号の振幅Vinのa倍とアクティブフィルタ10の出力信号の振幅Voutのb倍の差を、Q制御信号1300として出力する手段であり、例えば、各種CMOS等の電子デバイスを有した構成にて実現できる。a、bの値は、【0092】
【数9】

【0093】となるように、予め設定しておく。Q制御信号1300の制御量をq(最終的に、qを「0」になるように制御する)とすると、【0094】
【数10】

【0095】と表せる。ところで、アクティブフィルタ1000の伝達関数をA(s)とするとA(s)は、【0096】
【数11】

【0097】と表せる。
【0098】アクティブフィルタ1000の入力に、アクティブフィルタ1000の遮断周波数と同じ周波数f0を有する信号が入るので、Q制御信号1300の制御量qは、前述したQ値の定義より、また、Q2は実験によるQ値より、遮断周波数において「Vout=Q2×Vin」となることを考慮して、【0099】
【数12】

【0100】と表せる。Q制御信号1300により、アクティブフィルタ1000のQ値を制御することで、すなわち、制御量qを「0」にすることで、アクティブフィルタ1000のQ値は、Q1となるように制御され、素子特性ばらつき、遮断周波数の変動によらずa、bの比の精度で決まることになる。
【0101】アクティブフィルタ1000は、アクティブフィルタ500と同一チップ上に構成するため電気特性のばらつきは同程度となり、Q制御信号1300によって、アクティブフィルタ500のQ値を制御することで、アクティブフィルタ500のQ値は、素子特性ばらつき、遮断周波数の変動によらず、安定に制御される。
【0102】図15は、図14に示したフィルタ制御ブロック図中のQ制御信号自動発生回路600の代わりに、f0、Q制御信号自動発生回路1400を設けて構成したフィルタシステムの実施例である。
【0103】f0、Q制御信号自動発生回路1400は、Q制御信号自動発生回路600に、新たに位相検出回路1500、基準Q制御信号発生回路1600、スイッチ1700を付随して構成される。付随された各回路は、例えばCMOS等の電子デバイスにて実現される。
【0104】f0、Q制御信号自動発生回路1400内に設けられた位相検出回路1500は、アクティブフィルタ1000の入力信号および出力信号とを入力信号とし、2つの入力信号の積の積分値を出力する。アクティブフィルタの入力信号と出力信号との位相差をφとし、アクティブフィルタの入力信号をsin(t)、出力信号をAsin(t+φ)、位相検出回路1500の出力をΨとすると、Ψは、【0105】
【数13】

【0106】と表される。ここでAは定数、nは、整数である。式13を解くと、【0107】
【数14】

【0108】となる。
【0109】位相検出回路1500の出力Ψをf0制御信号とし、f0制御信号1200でアクティブフィルタ1000の遮断周波数を制御することで、Ψは0になるように制御がかかり(アクティブフィルタ1000からの出力が位相差検出回路1500に入力され、位相差検出回路1500から出力されたf0制御信号がアクティブフィルタ1000に入力される負帰還ループを構成しているため)、この結果、アクティブフィルタ1000の入力信号と出力信号の位相差φは、90°となる。
【0110】すなわち、周波数f0の入力信号に対し、アクティブフィルタ1000の出力信号が90°ずれるため、アクティブフィルタ500の遮断周波数は、入力信号周波数と同じf0になるように制御されることになる。
【0111】f0制御信号1200で、アクティブフィルタ1000の遮断周波数を制御することで、アクティブフィルタ1000の遮断周波数は、素子特性ばらつきによらず、入力信号周波数の精度で決まることになる。f0制御信号1200で、アクティブフィルタ500の遮断周波数を制御することで、アクティブフィルタ500の遮断周波数は、素子特性ばらつきによらず、安定に制御される。
【0112】f0制御信号1200が安定するまでの所定期間(f0およびQ値の2つの安定点を見つけだすため、一方の安定点を見つけだし、次に他方の安定点を見つけだす動作を行う)、Q制御信号1300は、一定値の基準となるQ信号が出力されるように、基準Q制御信号1600が、スイッチ1700により選択される。
【0113】f0制御信号1200が安定した後に、スイッチ1700は、振幅検出回路1100の出力を選択し、振幅検出回路1100の出力をQ制御信号1300として、アクティブフィルタ1000、アクティブフィルタ500のQ値を制御する。 図3は、図1に示したアクティブフィルタを多段縦続接続して構成したアクティブフィルタに適用した実施例のブロック図である。
【0114】図1に示すアクティブフィルタ500の代わりに、アクティブフィルタ1800〜1900、1次のアクティブフィルタ2000、アンプ2100〜2500を付随させた構成である。アクティブフィルタ1800〜1900は、例えば、相互コンダクタンスアンプと容量素子を有して構成される。また、アンプ2100〜2500は、当該アンプに接続されたアクティブフィルタに対して、その周波数特性を利用して、所定の制御量を与える手段になっている。
【0115】アクティブフィルタ1800〜2000の遮断周波数は、各々、アンプ2300、2400、2500を介したf0制御信号1200によって制御される。アクティブフィルタ1800、1900のQ値は、アンプ2100、2200を介したQ制御信号1300によって制御される。すなわち、f0制御信号1200、Q制御信号1300を、アンプ2100〜2500を介して、アクティブフィルタ1800〜2000に与え、アクティブフィルタ1800〜2000の遮断周波数、Q値を制御することで、異なる遮断周波数、Q値を有する多段構成のアクティブフィルタの遮断周波数およびQ値を制御することができる。
【0116】図17は、図15に示したアクティブフィルタを多段縦続接続して構成したアクティブフィルタに適用した実施例を示すブロック図である。
【0117】アクティブフィルタ1800〜1900、1次のアクティブフィルタ2000の遮断周波数は、アンプ2300〜2500を介したf0制御信号1200により制御する。アクティブフィルタ1800〜1900は、例えば、相互コンダクタンスアンプと容量素子を有して構成される。また、本実施例においても、アンプ2100〜2500は、当該アンプに接続されたアクティブフィルタに対して、その周波数特性を利用して、所定の制御量を与える手段になっている。
【0118】アクティブフィルタ1800、1900のQ値は、アンプ2100、2200を介した、Q制御信号1300により制御される。
【0119】すなわち、f0制御信号1200、Q制御信号1300をアンプ2100〜2500を介して、アクティブフィルタ1800〜2000の遮断周波数、Q値を制御することで、異なる遮断周波数、Q値を有する多段構成されたアクティブフィルタにおける、遮断周波数およびQ値を制御することができる。
【0120】図18に、図14に示した振幅検出回路1100の構成例を示す。
【0121】図18に示す回路は、差動アンプ2600、ピークホールド回路2700、2800、アンプ2900、3000を有して構成される。各構成要素は、トランジスタ、CMOS、オペアンプ、抵抗等の電子デバイスを有して構成される。
【0122】ピークホールド回路2700は、アクティブフィルタ1000(図1参照)の入力信号を、アンプ2900でa倍した信号を出力する手段である。
【0123】同様に、ピークホールド回路2800は、アクティブフィルタ1000の出力信号を、アンプ3000でb倍した信号を出力する手段である。
【0124】差動アンプ2600は、ピ−クホ−ルド回路2700、2800の出力信号の振幅の差を出力する。このとき、アクティブフィルタ1000のQ値をQ1とすると、前述の、式9のように設定する。
【0125】図19に、図15に示した位相検出回路1500の構成例を示す。
【0126】位相検出回路1500は、ループフィルタ3100と乗算器3200を有して構成される。乗算器3200は、アクティブフィルタ1000の入力信号と出力信号の積の信号を出力する。ループフィルタ3100は、乗算器3200の出力の積分を行う手段であり、積分値を出力する。
【0127】図20に、図14のアクティブフィルタ500、1000の構成例を示す。
【0128】図20に示すアクティブフィルタは、いわゆる2次のローパスフィルタであり、相互コンダクタンスアンプ3300、3400、3500、3600、容量3700、3800、3900、4000を有して構成される。
【0129】相互コンダクタンスアンプ3300、3400、3500、3600の各々の相互コンダクタンスを、それぞれgm1、gm2、gm3、gm4、容量3700、3800、3900、4000の容量値をCとする。
【0130】アクティブフィルタの遮断周波数f0は、入・出力電圧の比、すなわち、伝達関数を求める計算を利用して(この計算の際、容量に流れる電流等を仮定して簡単な式を立てると計算が容易になる)、【0131】
【数15】

【0132】のように表される。また、アクティブフィルタのQ値は、【0133】
【数16】

【0134】のように表される。
【0135】したがって、f0制御信号1200でgm2、gm4を制御することにより、アクティブフィルタの遮断周波数f0を制御可能となる。また、Q制御信号1300でgm3を制御することにより、アクティブフィルタのQ値を制御でき、アクティブフィルタの遮断周波数には影響を与えない。
【0136】図21に、図20の相互コンダクタンスアンプ3300、3400、3500、3600の構成例を示す。図21は、npnトランジスタ4100、4200、4300、4400、4500、4600、抵抗4700、電流源4800、4900、5000、5100、5200を有して構成される。
【0137】抵抗4700の抵抗値をR、電流源4800、4900の電流値をi1、電流源5000、5100の電流値をi2、電流源5200の電流値を「2×i2」とする。このとき、相互コンダクタンスアンプの相互コンダクタンスgmは、【0138】
【数17】

【0139】のように表される。したがって、電流源5000、5100、5200の電流値を制御することで、相互コンダクタンスgmを制御できることになる。
【0140】図22に、本発明を磁気ディスク装置に適応した場合のシステム構成図を示す。 図22に示すシステムは、データを記録しておくディスク円盤5300、読み出しおよび書き込み信号の増幅を行うR/Wアンプ5400、信号処理を行う信号処理ブロック5500、データのコントロールを行うHDC(ハードディスクコントローラ)5600、データのやり取りを行うためのI/F(インターフェイス)5700、HDC5600、I/F5700の制御を行うCPU5800、VCM(ボイスコイルモータ)5900、VCM5900の制御を行うVCM制御回路6000、およびデータの処理を行うホスト6400を有して構成される。 また、信号処理ブロック5500は、与えられた信号の振幅を一定にするAGC(オートマチックゲインコントロール)アンプ61、本発明の制御対象となるアクティブフィルタ500、データに同期したクロックを生成するデータセパレータ6200、記録符号の符号化、復号化を行うENDEC(エンコーダ、デコーダ)6300を有して構成される。
【0141】5300に記憶されたデータを読み込むことにより得られた信号は、6100により一定振幅の状態で、500に入力される。500に入力される信号の周波数は、5300の外側に行くほど高くなる。したがって、最適な周波数特性を実現すべく、アクティブフィルタ500の遮断周波数およびQ値を、入力信号に応じて所定の値に設定しなければならない。この際、前述のように、500からの出力レベルやQ値の変動が無くなり、安定したデータ読み出し(もちろん、書き込みでも良い)を行うことが可能になる。
【0142】図24は、図14に示した回路において、Q制御信号自動発生回路6の内部構成を変更したものである。
【0143】図24は、図14におけるシンセサイザ700を、分周器6800に置き換え、新たに、DAC6500、ADC(アナログ・デジタル変換器)6600、RAM6700を付随させて構成している。
【0144】シンセサイザ300をアクティブフィルタ1000の遮断周波数の整数倍で発振させておき、分周器6800によって、シンセサイザ300の出力信号を分周し、アクティブフィルタ1000の遮断周波数と同じ周波数を有する信号を出力する構成にしておく。
【0145】ADC6600は、振幅検出回路1100の出力信号を入力信号とし、振幅検出回路1100の出力値をデジタル化して、RAM6700に格納する。
【0146】DAC6500は、RAM6700に格納されている値を、アナログ値に変換し、Q制御信号1300を出力する。
【0147】このように、図24に示すような回路構成にすることで、シンセサイザ300の出力信号の周波数が、アクティブフィルタ1000の遮断周波数の整数倍でない場合でも、一時的に、シンセサイザ300の出力信号周波数を変えて、Q制御信号1300を生成することが可能になる。
【0148】
【発明の効果】本発明によれば、フィルタシステムをカットオフ周波数可変フィルタにVGA(可変ゲインアンプ)を付随させた構成にし、VGA(可変ゲインアンプ)のゲインをカットオフ周波数に対応して変化させることで、フィルタのカットオフ周波数の変化に伴うゲインの変動をVGA(可変ゲインアンプ)で補正し、フィルタシステムのゲインを一定にする事が可能となる。
【0149】また、フィルタカットオフ周波数を変化させてもゲインが安定であるため、フィルタカットオフ周波数の可変範囲を広げることが可能となる。
【0150】さらに、回路構成が簡単になり、低電圧化方式に対応することができる。
【0151】さらにまた、素子特性のバラツキによる、Q値の変動をなくし、アクティブフィルタの遮断周波数の変化に伴うQ値の変動をも抑えることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013