米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体集積回路及び通信装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−232347
公開日 平成6年(1994)8月19日
出願番号 特願平5−14925
出願日 平成5年(1993)2月1日
代理人 【弁理士】
【氏名又は名称】武 顕次郎
発明者 川畑 重行 / 大畠 俊文 / 佐藤 栄裕 / 菅原 良孝
要約 目的
高耐圧ブロック回路と低耐圧ブロック回路とが同一の半導体基板上に形成された半導体集積回路において、高耐圧回路からのノイズ等の影響を受けることなく、低耐圧ブロック回路が高精度の信号の処理を行う。

構成
本発明は、高耐圧ブロック回路1と低耐圧ブロック回路3とを含んで、かつ、これらの回路がお互いに回路的に分離されて構成される。回路1は、端子B1、B2を介して接続される端末装置等へ電源を供給する定電圧供給回路2を備えて構成され、端子T1、T2、スイッチ回路SW1を介して他の装置からの電力を受電する。また、回路3は、通信端子T3、T4を介して接続される他の装置と、通信端子F1、F2を介して接続される端末装置等との間で周辺回路6を通して行われる通信のインタフェース回路4、5を含む回路である。SW1は、そのオン、オフが周辺回路6のSW駆動回路からコントロールされるもので、低耐圧ブロック回路3が通信端子F1、F2を介して端末装置等と通信を行っているときオフにされ、回路1の機能を停止させる。
特許請求の範囲
【請求項1】 同一の半導体基板上に少なくとも1つの低耐圧ブロック回路と少なくとも1つの高耐圧ブロック回路とが、電気的に分離して構成されているる半導体集積回路において、前記低耐圧ブロック回路のいずれかが機能している場合に、前記高耐圧ブロック回路が機能を停止していることを特徴とする半導体集積回路。
【請求項2】 同一の半導体基板上に低耐圧ブロック回路と高耐圧ブロック回路とが、電気的に分離して構成されている半導体集積回路において、前記高耐圧ブロック回路が、端末等に対する定電圧供給回路を含んで構成され、前記低耐圧ブロック回路が、通信用のインタフェース回路を含んで構成され、前記低耐圧ブロック回路が機能している場合に、前記高耐圧ブロック回路の機能を停止させることを特徴とする半導体集積回路。
【請求項3】 同一の半導体基板上に低耐圧ブロック回路と高耐圧ブロック回路とが、電気的に分離して構成されている半導体集積回路において、前記高耐圧ブロック回路が、通信装置との通信回路の短絡テスト回路及び断線テスト回路と、端末への定電圧供給回路及び過電流保護回路とを含んで構成され、前記低耐圧ブロック回路が、通信用のインタフェース回路を含んで構成され、前記低耐圧ブロック回路が機能しているとき、前記高耐圧ブロック回路は、過電流保護回路以外の回路の機能を停止していることを特徴とする半導体集積回路。
【請求項4】 前記高耐圧ブロック回路は、低耐圧ブロック回路が機能している場合、半導体集積回路の外部からの信号により制御されてその機能の停止が制御されることを特徴とする請求項1、2または3記載の半導体集積回路。
【請求項5】 前記外部からの信号が、高耐圧ブロック回路に対する供給電圧の極性であることを特徴とする請求項4記載の半導体集積回路。
【請求項6】 端末への電源供給回路と、他の通信装置と端末との間のインタフェイス回路とを備えて構成される通信装置において、前記通信装置が請求項1ないし5のうち1記載の半導体集積回路を含んで構成されることを特徴とする通信装置。
【請求項7】 メタリックケーブルで通信回線を構成し、通信回線の断線、短絡のテスト回路と、端末への過電流保護付き電源供給回路と、他の通信装置と端末間のインタフェイス回路と、信号処理回路とを備えて構成される通信装置において、前記通信装置が請求項1ないし5のうち1記載の半導体集積回路を含んで構成されることを特徴とする通信装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体集積回路及びこれを用いた通信装置に係り、特に、高耐圧ブロック回路と低耐圧ブロック回路とから形成される半導体集積回路及びこれを用いた通信装置に関する。
【0002】
【従来の技術】複数個のブロック回路を備えて構成される半導体集積回路に関する従来技術として、例えば、日立製作所製のオペアンプHA17084等の製品が知られている。
【0003】この従来技術は、複数のブロック回路を備えて構成され、共通の電位である電源ライン、グランドライン等を共通の電気配線により形成している。
【0004】また、高電圧回路と低電圧回路とにより構成される集積回路も知られており、この種の集積回路は、ブロック回路相互間でノイズ等の影響を与えることを防止するため、素子の配置を工夫し、配線の遮蔽を行う等の対策が施されている。
【0005】
【発明が解決しようとする課題】前述したオペアンプのように複数のブロック回路の電源線を共通に形成した従来技術は、一方のブロック回路が急俊にオン、オフする等の動作を行った場合、他方のブロック回路に、その影響でノイズが発生し誤動作させる恐れがあり、微小信号、相対性の信号を扱うときには充分な防止策が必要であるという問題点を有している。
【0006】また、特に、高耐圧素子、大電力素子等を持つブロック回路を形成してある集積回路の従来技術は、電源電圧の変動、ノイズの影響が顕著に現れるため、同一の電位でありながら、これらの回路を回路基板上でグランド線等により他の回路から遮蔽する等により配置しノイズ対策を施して、微小信号、相対性の信号を取り扱わなければならないという問題点を有している。
【0007】本発明の目的は、同一チップ上に形成された複数個のブロック回路が、それぞれ他の回路からの影響を受けないようにし、微小信号、相対性の信号を容易に扱える半導体集積回路及びこれを用いた通信装置を提供することにある。
【0008】
【課題を解決するための手段】本発明によれば前記目的は、微小信号、対称性の信号を扱うときに、ノイズの発生源となるブロック回路の機能を強制的に停止させるようにすることにより達成される。
【0009】
【作用】本発明は、微小信号を扱う回路、対称性の信号出力を扱う回路が機能する場合、集積回路内の電源電圧の変動、ノイズの発生となる高耐圧素子、電力素子により形成されているブロック回路の機能を停止させているので、このような回路が、微小信号を扱う回路、対称性の信号出力を扱う回路に悪影響を与えることを防止することができ、これらの回路の誤動作を防止し、高精度の信号処理を行わせることができる。
【0010】
【実施例】以下、本発明による半導体集積回路及び通信装置の実施例を図面により詳細に説明する。
【0011】図1は本発明による半導体集積回路の第1の実施例の構成を示すブロック図である。図1において、1は高耐圧ブロック回路、2は定電圧供給回路、3は低耐圧ブロック回路、4、5はインタフェース回路、6は周辺回路、SW1はスイッチ回路である。
【0012】図1に示す本発明の第1の実施例において、本発明による半導体集積回路は、高耐圧ブロック回路1と低耐圧ブロック回路3とを含んで、かつ、これらの回路がお互いに回路的に分離されて構成され、その他の回路は、本発明の半導体集積回路の外部に配置されるものとする。
【0013】半導体集積回路内の高耐圧ブロック回路1は、端子B1、B2を介して接続される図示しない端末装置等へ電源を供給する定電圧供給回路2を備えて構成され、端子T1、T2、後述のように制御されるスイッチ回路SW1、端子A1、A2を介して他の装置からの電力を受電する。
【0014】また、半導体集積回路内の低耐圧ブロック回路3は、MOSFET等により構成され、通信端子T3、T4を介して接続される他の装置と、通信端子F1、F2を介して接続される端末装置等との間で周辺回路6を通して行われる通信のインタフェース回路4、5を含む回路である。
【0015】インタフェース回路4は、半導体集積回路内の信号と端末装置用の信号との間のインピーダンス変換回路であり、端子E1に与えられる信号S6を端子F1から信号S8として出力するものである。また、インタフェース回路5は、コンパレーター等から構成され、端末装置等から端子F2に入力される微弱な信号S9を、出力信号S7として出力し、周辺回路6を介して他の装置に出力する。
【0016】スイッチ回路SW1は、端子T1とA1及び端子T2とA2間に接続され、そのオン、オフが周辺回路6のSW駆動回路からコントロールされるもので、例えば、サイリスタ、トランジスタ等、及び、これらの光結合SW、電磁リレー等により形成されており、低耐圧ブロック回路3が通信端子F1、F2を介して端末装置等と通信を行っているときオフに、また、通信を行っていないときオンに制御される。
【0017】周辺回路6は、信号処理回路、制御回路、SW駆動回路を備えて構成され、制御回路が、信号処理回路の動作状況により通信が行われているか否かにより、SW駆動回路を介してスイッチSW1を前述のように制御する。
【0018】なお、前述した本発明の第1の実施例の動作では、低耐圧回路ブロック3が、通信端子F1、F2を介して図示しない端末装置等と通信を行っているとき、通信装置に電力が供給されないことになるが、この点は本発明に直接関係しないので、詳細な説明を省略する。しかし、前述の通信中、図示しない端末装置は、自己に備えられる電源により動作することが可能であり、あるいは、後述する本発明の第2の実施例で説明するように、周辺回路6から電力の供給を受けて動作することが可能である。
【0019】前述した本発明の第1の実施例によれば、1つの半導体集積回路内の低耐圧ブロック回路3と高耐圧ブロック回路1とが分離されているので、低耐圧ブロック回路3は、高耐圧ブロック回路1からのノイズ等の影響を受けることが少なく、高精度の信号処理を行うことが可能である。
【0020】また、本発明の第1の実施例は、低耐圧ブロック回路3が機能しているとき、高耐圧ブロック回路1が、周辺回路6からの信号によりSW1が開放されてその機能を停止するので、定電圧供給回路2が端子B1、B2に接続される負荷の変動によって発生する電位の変動、ノイズを無くすことができ、低耐圧ブロック回路3内のインタフェース回路5で扱う端末からの微小信号S9をより高精度に処理することができる。さらに、低耐圧ブロック回路3内のインタフェース回路4で扱う相対性の信号をより高精度にすることができる。
【0021】また、前述した本発明の第1の実施例は、半導体集積回路内の低耐圧ブロック回路3以外の信号により高耐圧ブロック回路の機能の停止を制御しているため、高耐圧ブロック回路1からのノイズ等により低耐圧ブロック回路3が誤動作し、高耐圧ブロック回路1の制御が不可能になることを防止することができる。
【0022】図2は本発明による半導体集積回路の第2の実施例の構成を示すブロック図である。図2において、2aは定電圧供給回路、2bは過電流保護回路、7は電流検出回路、8は電源、10は短絡テスト回路、11は断線テスト回路、12はツェナーダイオードであり、他の符号は図1の場合と同一である。
【0023】この本発明の第2の実施例は、図1により説明したと同様に、高耐圧ブロック回路1及び低耐圧ブロック回路3が同一の半導体基板内にお互いに分離されて形成されており、高耐圧ブロック回路1の停止制御を、電力と信号とを重畳させている通信回路から電源の受電、信号の受信を行う端子T5、T6に与えられる電源電圧の方向、大きさにより行うようにし、かつ、本発明の実施例による半導体集積回路に接続される図示しない端末装置等に対する各種テストを行うことができるようにしたものである。
【0024】図2において、本発明による半導体集積回路内の高耐圧ブロック回路1は、通信線路の短絡テスト回路10、通信線路の断線テスト回路11、端末装置等への定電圧供給回路2a、及び、過電流保護回路2bから構成され、低耐圧ブロック回路3は、図1の場合と同様に構成されている。また、周辺回路6内には、高耐圧ブロック回路1が停止していて、この回路から図示していない端末装置等への電源の供給がない場合に、この電源に代わって端末装置等に電源の供給を行う電源8が設けられている。
【0025】さらに、図示本発明の第2の実施例は、端末装置等への定電圧供給端子B1、G3、通信線路断線テスト回路の制御端子C1、通信線路の断線テスト用の端子D1、過電流保護回路の制御端子G1、過電流保護用の端子G2、G3、負荷電流を検出して前述の制御端子G1に制御信号を与える電流検出回路7を備えている。
【0026】半導体集積回路内の低耐圧ブロック回路3は、MOSFET等により構成され、端子T5、T6を介して接続される他の装置と、通信端子F1〜F8を介して接続される端末装置等との間で周辺回路6を通して行われる通信のインタフェース回路4、5を含む回路である。
【0027】インタフェース回路4は、半導体集積回路内の信号と端末装置用の信号との間のインピーダンス変換回路であり、端子E1、E3に与えられる信号S6を端子F1、F3〜F5から信号S8として出力するものである。また、インタフェース回路5は、コンパレーター等から構成され、端末装置等から端子F2、F6〜F8に入力される微弱な信号S9を、端子E2、E4から出力信号S7として出力し、周辺回路6を介して他の装置に出力する。
【0028】図示本発明の第2の実施例は、端子T5、T6間に定電圧供給回路2aの出力電圧より大きい所定の電源電圧が印加されたとき、高耐圧ブロック回路1が動作状態となり、端子B1、G3を介して図示しない端末装置とうに電源の供給が行われる。このとき、電流検出回路7は、端子G2、B2間を流れる負荷電流を監視し、異常電流が流れた場合、端子G1を制御して電流の遮断を行う。
【0029】短絡テスト回路10は、端子T5、T6にツェナーダイオード12のツェナー電圧より小さい電圧が印加されたときに、そのときのリーク電流を測定することにより、通信回線の短絡テストを行うことができる。また、断線テスト回路11は、端子D1を通信線路に接続し、制御端子C1にオン信号を印加したときの通信線路に流れる電流を測定することにより、線路の開放テストを行う。なお、これらの電流の測定は、電流検出回路7により行われる。
【0030】また、図示本発明の第2の実施例において、低耐圧ブロック回路3の動作時、外部からの制御により、高耐圧ブロック回路1の電源受電端子A1、A2には、ツェナーダイオード12のツェナー電圧より低い電圧が印加されるか、または、端子A1より端子A2の電位が高くなるような電圧が印加される。このとき、図示しない端末装置等は、周辺回路6内の電源8から電力の供給を受けて動作を行っている。
【0031】これにより、高耐圧ブロック回路1の機能が停止し、低耐圧ブロック回路3は、高耐圧ブロック回路1からのノイズ等の影響を受けることが少なく、高精度の信号処理を行うことが可能となる。また、図示本発明の第2の実施例は、周辺回路6内の制御回路からの信号で高耐圧回路の機能を停止させる必要がないため、高耐圧ブロック回路1からのノイズ等により制御回路が誤動作して、高耐圧ブロック回路1の制御が不可能になることを防止することができる。
【0032】前述した本発明の第2の実施例によれば、低耐圧ブロック回路3と高耐圧ブロック回路1とが分離されており、しかも、低耐圧ブロック回路3の動作中、高耐圧ブロック回路1の動作を停止しているため、低耐圧ブロック回路3が、高耐圧ブロック回路1からのノイズ等の影響を受けることがなく、高精度の信号処理を行うことができ、また、他の装置間との通信を、供給電源に信号を重畳させることにより行っているため。通信線路数を節減することができる。
【0033】前述した本発明の第2の実施例は、他の装置間との通信を、供給電源に信号を重畳させることにより行っており、また、低耐圧ブロック回路を1つのみ備え、1組の相対性の信号を扱うものとして説明したが、本発明は、信号線を電源の供給線と分離してもよく、高耐圧ブロック回路及び低耐圧ブロック回路を複数とし、また、扱う相対性の信号を複数としてもよい。
【0034】図3は前述した本発明の第1、第2の実施例を半導体基板上に構成した場合のレイアウトの例を示す図である。図3において、13は半導体基板、14はパッド、15は電気配線であり、他の符号は図1の場合と同一である。
【0035】図示レイアウトの例は、本集積基板13上に高耐圧ブロック回路1と低耐圧ブロック回路3と複数のパッド14とを形成し、これらのブロック回路間をある定電位が与えられる電気配線15、例えば、グランド線、電源線で分離して形成したものである。
【0036】このように、ブロック回路間をある定電位が与えられる電気配線15により分離することにより、高耐圧ブロック回路1からのノイズ等を遮蔽することができ、低耐圧ブロック回路3に高精度の信号処理を行わせることができる。また、半導体基板13上に配置される同一形状の素子は、基板の形状に対して対称となるように配置される。これにより、素子が、周辺からの熱、歪等の影響を均等に受けることになり、対称性のよい特性を得ることができる。さらに、対称性が要求される信号を処理する対称な素子は、お互いに隣接して配置するようにされ、これにより、対称性に優れた信号処理結果を得ることができる。
【0037】図4は前述した本発明の第2の実施例を使用した通信装置の実施例を示すブロック図である。図4において、16は半導体集積回路、17は過電圧保護素子、18は過電流保護素子、19はトランス、20は周辺回路である。
【0038】図4に示す本発明による通信装置の実施例は、図2により説明した本発明の第2の実施例による半導体集積回路16と、低耐圧回路用の電源回路、過電流保護回路の制御回路、発振回路、バックアップ用の電池または容量等から構成される周辺回路20と、トランス19と、ヒューズ等による過電流保護素子18と、トライアック等による過電圧保護素子17とにより構成される。また、この実施例は、他の通信装置に対する接続端子J1、J2、通信端末装置等への接続端子H1〜H4を備えている。
【0039】図示実施例は、他の通信装置及び通信端末装置等との間の信号の授受をトランス19を介して行い、電力の受電、給電をトランス19をバイパスする回路を通して通信線を介して行うものである。
【0040】そして、図示通信装置は、端子J2が正、端子J1が負にバイアスされたとき、前述した本発明の実施例による半導体集積回路14内の高耐圧ブロック回路の動作が停止し、低耐圧ブロック回路が動作して所定の信号処理を実行する。このとき、周辺回路20には、ダイオードを介して電力の供給が行われる。また、図2の実施例の場合と同様に、端子H1〜H4を介して接続される端末装置等には、周辺回路20から本発明の実施例による半導体集積回路16、2つのトランス19の出力側の中点を介して電力の供給が行われる。
【0041】また、図示通信装置は、端子J1を端子J2より高電圧としたときに、半導体集積回路16内の高耐圧ブロック回路が動作し、端子H1〜H4を介して接続される端末装置等に電力を供給する。
【0042】前述した本発明の実施例による通信装置は、低耐圧ブロック回路が高精度の信号を処理しているとき、高耐圧ブロック回路の機能を停止するように、集積回路の外部から制御を行っているので、低耐圧ブロック回路は、高耐圧ブロック回路からのノイズ等の影響を受けることがなく、高精度の信号、例えば、微小な信号、対称性の要求される信号等の処理を行うことができる。
【0043】なお、前述の実施例において、低耐圧ブロック回路が扱う信号は、0V、5V系の通常のロジック信号の他に、これより小さい信号、例えば、3V系の信号であってもよく、また、3値信号のように付加価値の高い信号、あるいは、アナログ信号であってもよい。
【0044】
【発明の効果】以上説明したように本発明によれば、高耐圧ブロック回路と低耐圧ブロック回路とを備える半導体集積回路において、低耐圧ブロック回路が、高耐圧ブロック回路からの影響を受けることを少なくすることができ、低耐圧ブロック回路で高精度の信号、例えば、微小な信号、対称性の要求される信号の処理を誤りなく行うことができる。
【0045】また、本発明によれば、低耐圧ブロック回路以外の制御信号により高耐圧ブロック回路を制御しているので、高耐圧ブロック回路のノイズ等によって制御回路が誤動作して、高耐圧ブロック回路が制御不可能になる等を防止することができる。
【0046】さらに、本発明によれば、半導体集積回路に供給される外部からの電源電圧の極性により、高耐圧ブロック回路の機能を制御することができるので、低耐圧ブロック回路内に、高耐圧ブロック回路に対する制御回路を形成する必要がなく、回路の規模を小さくすることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013