米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−232340
公開日 平成6年(1994)8月19日
出願番号 特願平5−15246
出願日 平成5年(1993)2月2日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 熊澤 淳 / 林 輝義 / 増澤 和孝 / 吉原 和弘
要約 目的
絶縁膜容量の下部電極とこれに導電接続される容量端子との間の寄生抵抗の値を低減させ、その高周波特性を向上させ、高速動作性を高める。

構成
半導体基体10の主面に上部電極7と、下部電極4Aと、これらの間に形成される容量絶縁膜6とからなる絶縁膜容量を形成するに当たり、半導体層3の主面に、選択酸化膜5A,5Cを形成し、これをマスクとしたイオン打込みによりn++拡散層4を形成した。拡散層4の表面に、上記酸化膜5Aと協働して所定の大きさの特定領域4Aを区画する選択酸化膜5Bを形成した。特定領域4A表面に容量絶縁膜6を形成し、その上に上部電極7を構成する配線層を形成した。又、特定領域以外の拡散層4Bは、容量端子としての引出し電極8Bと容量絶縁膜6とを導通する低抵抗の電流路が形成される。n++拡散層は同一基板上のバイポーラトランジスタのコレクタ領域となる拡散層と同時に形成される。
特許請求の範囲
【請求項1】 半導体基板の主面上の高濃度に不純物が導入された拡散層と、これを囲繞する比較的厚い第1の酸化膜と、該第1の酸化膜と協働して前記拡散層の表面に所定の大きさの特定領域を区画する比較的厚い第2の酸化膜と、前記特定領域の表面に形成された比較的薄い酸化膜と、該酸化膜の上に形成された第1の導電層と、前記特定領域以外の拡散層の表面に形成された第2の導電層とからなり、下部電極が前記拡散層にて、上部電極が前記第1の導電層にて構成される絶縁膜容量が形成されていることを特徴とする半導体装置。
【請求項2】 請求項1に記載の絶縁膜容量を形成するに当たり、半導体基板の主面上に前記拡散層の外郭を区画する第1の酸化膜を形成する工程と、前記第1の酸化膜をマスクとした不純物の導入により前記拡散層を形成する工程と、前記拡散層の上に、当該主面を少なくとも2つの領域に区画する第2の酸化膜を形成する工程とを含んでなることを特徴とする半導体装置の製造方法。
【請求項3】 下部電極が不純物拡散層で構成された絶縁膜容量と、バイポーラトランジスタとが同一半導体基体に形成された半導体装置の製造方法において、前記不純物拡散層を前記バイポーラトランジスタのコレクタ領域となる拡散層の形成と同時に形成するようにしたことを特徴とする半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体技術さらには半導体基体上に形成された絶縁膜容量の製造に適用して特に有効な技術に関し、例えばバイポーラトランジスタと絶縁膜容量とが同一基板上に形成された半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体基体上に形成されたMOS型容量が、例えばIEEE JOURNAL OF SOLID ST-ATE CIRCUITS VOL.SC-13,NO.4にて公知となっている。このMOS型容量は絶縁膜容量の一種であり、不純物拡散層で構成される下部電極と、該電極の上に形成された容量絶縁膜と、該容量絶縁膜の上に形成された上部電極とによって構成される。かかる構造の絶縁膜容量を、実際に半導体基板上に形成するには、図13に示すように、上部電極37はそのまま金属電極(容量端子)38Aに導電接続させ、一方、下部電極(拡散層)34Aを埋込み層32,拡散層34Bを介して金属配線(容量端子)38Bに導電接続させて、上記2つの容量端子38A,38B間に絶縁膜容量を形成するような構造が考えられる。
【0003】上記構造のMOS型容量の上記不純物拡散層34A,34Bの形成は、同一基板上に設けられる他の半導体素子、例えばDMOS(Depletion type MOS)のチャネル部分形成のための不純物導入と同一工程にて行なうようにすればプロセスの変更が不要となる。この場合、不純物の導入は、半導体基体33の主面に、酸化膜35A,35B,35Cとを形成し、酸化膜35A,35CでMOS型容量の外郭を区画し、又、酸化膜35A,35Bで容量絶縁膜36が形成される領域34Aを区画し、更に酸化膜35B,35Cで容量端子としての引出し電極38Bが形成される領域34Bを区画し、これをマスクとして、イオン打込み等を行って拡散層34A,34Bを形成するとよい。このようにすると、上記酸化膜35Aと酸化膜35Bが囲繞する拡散層34の表面に絶縁膜容量としての薄い酸化膜が形成されることとなり、これら酸化膜35A,35Bが囲む面積を調整することにより当該絶縁膜容量の大きさが決定される。ところが、かかる手法で形成された絶縁膜容量では、下部電極側の拡散層34Aと、引出し電極に導電接続される拡散層34Bとが分離してしまう。そこで、基板に予め高濃度に不純物が導入された埋込み層32を形成し、上記2つに分離された拡散層34A,34Bを上記埋込み層32を介して互いに導電接続させるように構成すると、下部電極34Aと引出し電極38B間の低抵抗化が可能となる。
【0004】
【発明が解決しようとする課題】近年のLSIでは、その高周波特性の向上、高速動作性の向上が要求されており、このため当該絶縁膜容量においても、その寄生抵抗の低減が望まれている。しかるに、上記構造の絶縁膜容量のように、下部電極としての拡散層形成のための不純物の導入を、DMOSのチャネル部分への不純物導入工程と同一工程にて行うようにすると、当該拡散層の寄生抵抗値を十分に低下させることができないことが明らかとなった。又、上記のように、下部電極34Aと容量端子38Bとを埋込み層32を介して導電接続させた構造では、その電流経路が長くなるため、抵抗値を十分に低下させることができないことも分かった。本発明は、かかる事情に鑑みてなされたもので、絶縁膜容量の下部電極とこれに導電接続される容量端子との間の寄生抵抗の値を低減させ、もって当該デバイスの高周波特性を向上させ、高速動作性を高めることができる半導体装置及びその製造方法を提供することを主たる目的とする。
【0005】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。即ち、半導体基板の主面に上部電極と、下部電極と、これらの間に形成される容量絶縁膜とからなる絶縁膜容量を形成するに当たり、半導体基板上に第1の酸化膜を形成し、これをマスクとした不純物の導入により不純物拡散層を形成し、該不純物拡散層の上に当該主面を少なくとも2つの領域に区画する第2の酸化膜を形成し、2つの領域の一方に容量絶縁膜を形成し、その上に上部電極をすると共に、他方の領域に下部電極に導電接続される容量端子としての引出し電極を形成するようにした。
【0006】
【作用】下部電極を構成する、高濃度に不純物が導入された拡散層に、容量端子としての引出し電極が直接導電接続されるので、当該容量絶縁膜と容量端子との間に生じる寄生抵抗の値を小さくすることができる。
【0007】
【実施例】(第1実施例)以下、本発明の第1の実施例を図1〜図8を参照して説明する。図1は、本実施例の絶縁膜容量が形成された半導体装置の断面図である。この図に示すように、半導体基板1の上にはn++形の埋込み層2が形成され、その上にp形の半導体層3が形成されている。この半導体層3には、n形不純物が均一に且つ高濃度に導入された不純物拡散層(n++拡散層)4が形成され、その上に当該拡散層4を区画すると共に該主面を2つの領域4A,4Bに分離する酸化膜5A,5B,5Cが選択的に形成されている。
【0008】また、上記領域4Aの上面には容量絶縁膜6が形成され、該絶縁膜6の上面に配線層7が形成されている。しかして、上記配線層7が絶縁膜容量の上部電極を構成し、絶縁膜6の下の拡散層4(4A)が下部電極を構成している。そして、上部電極上には、引出し電極(容量端子)8Aが設けられ、下部電極を構成する拡散層4(4B)上には引出し電極(容量端子)8Bが設けられている。上記構成の絶縁膜容量は、下部電極(拡散層4)と容量端子(8B)とが直接接続され、且つ当該拡散層4に不純物が高濃度(n++)に導入されているので、この間に生じる寄生抵抗の値が低減される。
【0009】次に、上記構成の絶縁膜容量の製造方法の一例について、図2〜図8に示すプロセスフローに従って説明する。
■先ず、半導体基体10に所定深度のイオン打込みを行って(例えばアンチモンSb)、n++埋込み層2を形成する。これにより、当該基体10は、p形半導体基板1,n++埋込み層2、p形半導体層3に区画される(図2)。
■上記半導体層3の主面に窒化膜11を形成し、該窒化膜11をマスクに用いた選択酸化法により拡散層4の外郭を区画するための比較的厚い酸化膜(選択酸化膜)5A,5Bを形成する(図3)。
■上記形成した選択酸化膜5A,5Bをマスクにリン(P)のイオン打込みを行い、半導体層3にn++形不純物拡散層4を形成する(図4)。
■上記形成された不純物拡散層4の上面の酸化膜を除去して拡散層4の主面を露出させ、その上に窒化膜12,12を形成し、これをマスクとした熱処理によって当該拡散層4の上に、容量絶縁膜6の大きさを決定する、比較的厚い酸化膜(選択酸化膜)5Bを形成する。この結果、不純物拡散層4は、その主面が下部電極を構成する領域4Aと、引出し電極8Bがその上部に形成される領域4Bとに分割される(図5)。尚、上記酸化膜5Aと酸化膜5Bとによって囲まれた領域の大きさを調整することにより容量絶縁膜6の大きさが決定される。
■基板上に形成されている上記酸化膜5A,5B,5Cの上に、酸化膜9を形成し、該酸化膜9に、例えばウェットエッチングにより所望の形状の開口部9aを設ける。そして上記開口部9aより露出した拡散層4(4A)の、酸化膜5A,5Bによって囲まれた領域に、薄い酸化膜(容量酸化膜)6を形成する(図6)。
■上記容量酸化膜6の上に、例えばポリシリコンからなる導電層7を形成して、これを上部電極とする(図7)。
■更にその上に、例えばリンガラス(PSG)13,酸化膜(SiO2)14,SOG15を積層させて多層構造の層間絶縁膜を形成する(図8)。
■これにコンタクトホール16A,16Bを開口し、容量端子となる電極8A,8Bを、例えばタングステン・アルミニウム・タングステンの3層構造の配線層にて形成して、図1に示す構造の絶縁膜容量を形成する。
【0010】以上説明したようにこの第1実施例の絶縁膜容量は、その製造時にアイソレ−ションのための酸化膜5A,5B,5Cの形成プロセスを2度に分けることで、容量絶縁膜の下側の不純物拡散層(下部電極)4Aと、容量端子を構成する引出し電極8Bの下側の不純物拡散層4Bとを1つの高濃度不純物拡散層4にて構成できるので、当該下部電極(4A)と引出し電極8Bとの間の寄生抵抗を低くすることができる。かかる構造の容量を適用したデバイスは、その高速性が向上する。
【0011】(第2実施例)次に、バイポーラトランジスタが形成された半導体基板に絶縁膜容量を形成する第2の実施例について図9〜図12に示すプロセスフローに従って説明する。
■先ず、半導体基板21にn++埋込み層22を形成し、その上にエピタキシャル層23、更には酸化膜(例えばSiO2)24,窒化膜(例えばSi34)25を積層する(図9)。
■上記酸化膜24、窒化膜25を所定形状にエッチングし、これをマスクとしたエッチングにより、エピタキシャル層23を所望の形状にエッチングする(図10)。
■次いで、これに熱処理を加えて表面酸化させ、半導体基体の所定位置に、バイポーラトランジスタを形成する領域と、絶縁膜容量を形成する領域とを区画する酸化膜26を形成する。その後、窒化膜25を除去し、その上にレジスト27を塗布し、これをパターニングし、これをマスクとしてリン(P)のイオン打込みを行って、バイポーラトランジスタのコレクタ用の高濃度不純物領域28Aと、絶縁膜容量の下部電極を構成する高濃度不純物領域28Bとを形成する(図11)。
■その後、公知のバイポーラトランジスタ製造プロセス、及び、前述の第1実施例の製造プロセスに従って、npnバイポーラトランジスタTrと、絶縁膜容量Cとを形成する。
【0012】以上説明したように第2実施例の製造プロセスでは、絶縁間容量の下部電極を構成する、高濃度に不純物が導入された拡散層(n++領域)28Bを、バイポーラトランジスタのコレクタ領域用の高濃度不純物領域(n++領域)28Aと同一プロセスで形成しているので、新たに特別な製造プロセスを追加することなく、絶縁膜容量の下部電極と容量端子との間の低抵抗化が図られる。
【0013】以上本発明者によってなそれた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、実施例では、半導体基板に形成されたn形拡散層にて下部電極を構成する例を示したが、p形拡散層にて下部電極が構成される絶縁膜容量に、本発明を適用してもよい。又、本実施例では、上部電極をポリシリコンにて構成する例を示したが、例えばアルミ配線層等の他の導電層によりこれを形成してもよい。又、上記第2本実施例では、絶縁膜容量を構成する不純物拡散層が、バイポーラトランジスタのコレクタ領域と同一工程にて製造される例を示したが、これと同一基板上に形成された他の高濃度不純物領域と同一の拡散層形成工程で形成するようにしてもよい。又、第2実施例では、同一の半導体基板上に絶縁膜容量とバイポーラトランジスタが形成された半導体装置の製造方法について説明したが、同一基板上にMOSデバイスが形成されている半導体装置の製造方法に本発明を適用してもよい。以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である絶縁膜容量の製造技術に適用した場合について説明したが、この発明はそれに限定されるものでなく、半導体基板に高濃度の不純物拡散層が形成された半導体装置一般に利用することができる。
【0014】
【発明の効果】本発明によれば、絶縁膜容量の下部電極と容量端子との間に生じる直列抵抗が低減され、当該デバイスの高周波領域での容量特性が向上する。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013