米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体素子チップ用パッケージ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−232286
公開日 平成6年(1994)8月19日
出願番号 特願平5−14501
出願日 平成5年(1993)2月1日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 渡辺 喜久雄 / 木村 茂治
要約 目的
ガンマ線やエックス線,電子線といった電離性放射線照射を受けても素子特性変化が少ない半導体素子チップ用パッケージを得る。

構成
半導体素子チップを装着することで、素子のSiO2 /Si界面に曲率0.0001(1/cm)以上で0.001(1/cm)以下の凹形の変形を与えることを特長とする半導体素子チップ用パッケージ。
特許請求の範囲
【請求項1】半導体素子チップを装着した時に、前記半導体素子チップの少なくとも一部分に凹形の変形を与え、前記変形の曲率が0.0001(1/cm)以上,0.001(1/cm)以下であることを特徴とする半導体素子チップ用パッケージ。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は半導体素子チップ用パッケージに関する。
【0002】
【従来の技術】従来の半導体素子パッケージでは、素子チップ装着部は平坦であり、素子チップに意識的な変形を与えることはない。
【0003】
【発明が解決しようとする課題】SiO2 /Si構造を有するシリコン半導体素子にガンマ線やエックス線,電子線などが照射されると、SiO2 /Si界面にキャリヤトラップが形成され、SiO2 膜中に帯電中心が形成される。その結果、MOSトランジスタのしきい値電圧が変化し、相互コンダクタンスが低下する。また、バイポーラトランジスタの電流増幅率が低下する。
【0004】
【課題を解決するための手段】放射線照射により形成される界面トラップと膜中帯電中心の量は、SiO2 /Si構造における応力、すなわち、SiO2 /Si界面の変形量に強く依存する。このことは、アイイーイーイー トランザクション オブ ニュクリア サイエンス ボリューム エヌエス 33 ナンバー6,1986(IEEE Trans. Nuclear Science, Vol.NS−33,No.6,1986),p.1210−p.1215に報告されている。凸形に変形したSiO/Si構造では、放射線照射による界面トラップと膜中帯電中心の形成量が多く、凹形に変形したSiO2/Si構造では、これらの形成量が少ない。そこで、素子チップをパッケージに装着する時に、チップに凹形の変形を与えるパッケージを用いることで、上述した従来技術の問題点は解決できる。
【0005】
【作用】ガンマ線やエックス線,電子線といった電離性放射線照射によりSiO2 /Si界面やSiO2 膜中に形成されるキャリヤトラップや帯電中心は、界面や膜中に元々存在する不安定な弱い化学結合に起因する。この不安定な弱い化学結合が、放射線照射により切断され、不対結合が形成される。この不対結合が、キャリヤトラップや帯電中心の原因となる。この不安定な弱い化学結合はSiO2 /Si界面とその近傍に多く存在し、その形成はSiO2 とSiの格子定数の違いに起因する。界面に凹形の変形を与えると、その応力によりSiO2 Siの格子定数の差が小さくなり、その結果、不安定な弱い化学結合の数が減少する。よって、界面に凹形の変形を与えることにより、放射線照射による界面トラップや膜中帯電中心の形成量を低減することができる。一方、界面に凸形の変形を与えると、逆に、不安定な弱い化学結合の数が増加するため、放射線照射による界面トラップや膜中帯電中心の形成量が増加する。
【0006】
【実施例】図1は本発明の一実施例の半導体素子チップ用パッケージの上面構造の説明図、および、半導体素子チップを装着する部分のAA′における断面構造概略図を示す。1は素子チップに曲率0.0008(1/cm)の凹形の変形を与える素子チップ装着部であり、2はその周辺部である。3は導電リード端子(ピン)である。
【0007】図2は本発明である半導体素子チップ用パッケージの素子チップ装着部の曲率を変化させた時の、曲率と1Mrad(Si)のガンマ線照射によりSiO2 /Si界面に形成された界面トラップ密度増加量とSiO2 膜中に形成された帯電中心密度増加量の関係を示す。横軸上の0は、半導体素子チップ装着部が平坦の場合であり、従来のパッケージに対応する。横軸の負領域はSiO2 /Si界面の凸形変形に対応し、正領域は凹形変形に対応する。左縦軸はSiO2 /Si界面トラップ密度増加量を表し、右縦軸はSiO2 膜中の帯電中心密度増加量を表す。図2における曲線4は界面トラップ密度増加量を示し、曲線5は帯電中心密度増加量を示す。曲率が0.001(1/cm)以上になると界面トラップ密度と膜中帯電中心密度の増加を抑制する効果が減少し、また、半導体素子チップが割れたりする新たな問題が生じる。
【0008】
【発明の効果】本発明によれば、電離性放射線照射を受けても内部の半導体素子チップのSiO2 /Si界面やSiO2 膜中におけるキャリヤトラップや帯電中心の形成量が少ない半導体素子チップ用パッケージを得ることができる。また、本発明の半導体素子チップ用パッケージに装着したチップ上の素子は、ホットキャリヤに対しても強い耐性を示すようになる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013