米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 強誘電体薄膜を有する半導体記憶装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−216391
公開日 平成6年(1994)8月5日
出願番号 特願平5−3877
出願日 平成5年(1993)1月13日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 三木 浩史 / 大路 譲 / 田地 新一
要約 目的
微細化が容易で、特性のばらつきの少ない半導体記憶装置を提供する。

構成
強誘電体薄膜の作製に先立ち、強誘電体と比較して誘電率の極めて低い絶縁物で形成した側壁固定膜102を作製する。この側壁固定膜が存在する下地に、強誘電体薄膜103を形成し、結晶化熱処理を加える。
特許請求の範囲
【請求項1】スイッチングトランジスタと電荷蓄積用コンデンサと含む半導体記憶装置において、コンデンサ用誘電体が結晶構造を持つ薄膜であって、前記薄膜の少なくとも側面の一部が、保護壁として作用する他の誘電体により覆われて島状分離されていることを特徴とする半導体記憶装置。
【請求項2】請求項1において、前記結晶構造を持つ薄膜が他の誘電体により囲まれて島状分離されている半導体記憶装置。
【請求項3】請求項1において、前記コンデンサの少なくとも一つの電極が、前記誘電体薄膜と同一形状である半導体記憶装置。
【請求項4】請求項1において、前記他の誘電体は、前記誘電体と比較して誘電率が小さい半導体記憶装置。
【請求項5】請求項1において、前記他の誘電体が、前記誘電体と比較して熱膨張率が大きい半導体装置。
【請求項6】島状分離に用いられる誘電体を、コンデンサの少なくとも一つの電極のパターン形成マスクとして使用することを特徴とする半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、微細化が容易な半導体記憶装置及びその製造方法に関する。
【0002】
【従来の技術】強誘電体と半導体スイッチング素子を用いた記憶装置は、例えば、アイイーイーイー・インターナショナル・ソリッドステート・サーキッツ・コンファレンス,1989年242頁から243頁(1989 IEEE International Solid-StateCircuits Conference、pp.242−243(1989))に示されているように、半導体スイッチング素子と強誘電体コンデンサからなるメモリセル構造をもつ。ここで用いられる強誘電体コンデンサは、上部電極,下部電極、及び強誘電体を層状に堆積した多層構造となっており、かつ強誘電体の層は、下部電極のパターンに対して、外側に重ね合わせ余裕を持たせた構造となっている。また、アイイーイーイー・エレクトロン・デバイス・レターズ,11巻454頁から456頁(IEEE electron Device Letters、Vol.11,pp.454−456(1990))では、多層構造を持ち、外側に重ね合わせ余裕を持たない構造が示されており、スイッチング素子との接続方法が述べられている。これら2件の従来技術では、強誘電体コンデンサの製造方法については記述されていない。一方、フェロエレクトリクス,108巻37頁から46頁(Ferroelectrics、Vol.108,pp.37−46)では、上部電極,下部電極、及び強誘電体を形成した後、エッチングでコンデンサ部分を規定し、その後、コンデンサ部分にキャップ用シリコン窒化膜を形成するプロセスが述べられている。
【0003】以上3方式は、いずれもスイッチング素子の出力端子にコンデンサを接続するものであるが、入力端子に接続する方式は、例えば、アイイーイーイー・インターナショナル・エレクトロン・デバイス・ミーティング,テクニカル・ダイジェスト,1977年294頁から297頁(1977 IEEE International Electron Device Meeting、Technical Digest pp.294−297(1977))には、ゲート絶縁膜として強誘電体を用い、ゲートを作製するための溝に強誘電体が埋め込まれている。強誘電体は、この溝に対して外側に余裕を持つ構造で形成されている。
【0004】
【発明が解決しようとする課題】しかし、これら従来技術では、下部電極パターンと強誘電体パターンを、フォトリソグラフィー技術を用いて形成するために、両パターンは完全に一致することは無く、重ね合わせ誤差を生じる。この重ね合わせ誤差が装置動作に与える影響を除くために、フォトリソグラフィー技術の精度で決まる、ある重ね合わせ余裕値を、パターン寸法中に含める必要があった。また、強誘電体構成元素の内、特に、バリウム,ストロンチウム、および、鉛は、ハロゲン化物の蒸気圧が低いためにドライエッチングの技術難度が高い。そのため、金属シリコンのような、加工の容易な材料と比較すると、マスクパターンと強誘電体パターンとの寸法シフトが起きやすく、このことも、重ね合わせ余裕を増大させる原因となっている。微細なコンデンサを作製する場合には、重ね合わせ余裕に起因して、コンデンサとして無効な部分が占める面積が、全占有面積に対して、数十%に及ぶために、実効的なコンデンサ容量が低下して記憶装置の動作を劣化させるという問題があった。
【0005】さらに、強誘電体は、非晶質で用いるシリコン酸化膜のような従来の誘電体材料と異なり、結晶化させてはじめて強誘電体としての性質を示す。バルク強誘電体材料の研究では、電界の印加方向と、結晶軸との角度により、電気特性が異なることが知られており、薄膜化してコンデンサとして用いた場合にも同様な異方性が観察される。例えば、代表的な強誘電体であるチタン酸鉛では、c軸に平行誘電率約120に対し、a軸に平行誘電率は200以上である。従って、特性の揃ったコンデンサを作製するためには結晶軸の方向を一定に揃えることが望ましい。従来の技術では、強誘電体薄膜の作製方法,下地となる下部電極材料,熱処理条件などを最適化することにより、配向性を持つ薄膜を得ていたが、これら条件の揺らぎが起きると配向性が破れるために、特性ばらつきを抑えることが難しかった。
【0006】本発明の目的は、強誘電体コンデンサのパターン形成における重ね合わせ余裕に起因した無効面積を無くし、同時に確実に配向性を有する強誘電体薄膜を得て、優れた半導体記憶装置を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達するために、本発明の一実施形態は、強誘電体薄膜の作製の前に強誘電体と比較して誘電率の低い絶縁物で形成した側壁固定膜を作製する。しかる後に作製された強誘電体薄膜を、引き続き熱処理する。
【0008】また、本発明の他の実施形態は、強誘電体薄膜をパターン形成前の下地電極に積層し、まず、強誘電体薄膜にパターンを形成する。次に、この強誘電体をエッチングマスクとして下部電極をパターン形成する。このあと、前記手段により、側壁形成と熱処理を加えることで、前記と同一の構造を得る。
【0009】
【作用】図1は本発明の強誘電体膜形成部の断面および平面図を示したものである。図1のように、本発明によれば、強誘電体103の側壁が固定膜102によって制限されているために、全面エッチングにより強誘電体103のパターン形成が可能である。従って、重ね合わせ余裕は不要である。また、側壁固定膜102の加工には、実績あるエッチングプロセスを用いるため、パターン転写に従う寸法シフトが小さく、サブミクロン寸法の微細なメモリセルにおいても適用可能である。同時に、熱処理の段階で強誘電体は側壁固定膜により平面形状が制限されている。この側壁固定膜の熱膨張率と強誘電体の熱膨張率の差が、結晶化時の堆積変化を伴った結晶面方位を決定づけるために、堆積方法,下地電極,熱処理条件によらず、所望の面方位に配向した膜を得ることができる。
【0010】
【実施例】本発明の一実施例を図1に示す。メモリセルごとにパターン形成された下部白金電極104と重ね合わせ余裕なしで形成された側壁固定膜102、及びその側壁固定膜に周囲を囲まれた強誘電体薄膜103が存在する。上部電極として、白金101を用いる。隣接コンデンサとの間には、素子間分離膜105が存在する。スイッチング素子が形成されている層との電気的接続は、層間コンタクト106が下部電極とスイッチング素子とを接続している。
【0011】本実施例のプロセスフローの一例を図2ないし図5に示す。まず図2のように層間絶縁膜202にコンタクト孔を開け、層間コンタクト201を形成する。白金下部電極203をスパッタ法で形成し、さらにLPCVD法によりアモルファスシリコン204を積層する。フォトリソグラフィーとドライエッチングにより、まずアモルファスシリコンにパターンを形成する。次に図3aのように、このアモルファスシリコン204をエッチングマスクとして、イオンビームエッチング法により白金203へパターンを転写する。エッチングマスクとなったアモルファスシリコンを、熱酸化法により表面酸化し、側壁保護膜となるシリコン酸化膜205を形成する。
【0012】次いで図3bのように平坦化用絶縁膜206を形成し、エッチバックして、アモルファスシリコン204を露出させる。その後、図4aのようにこのアモルファスシリコン204だけを選択的に取り除き、下部電極203を露出させる。ここでSol−Gel法により図4bのようにアモルファスの強誘電体207を形成する。再びエッチバックにより図5aのように側壁保護膜205を露出させ、強誘電体207をメモリセルごとに分離する。この状態で結晶化熱処理を行う。なお、CVD法で強誘電体を形成する場合には、堆積と同時に結晶化が進行するが、側壁固定膜中に堆積した部分については、冷却時に上記Sol−Gel法と同一の効果によって、結晶配向が決定される。最後に図5bのように上部電極208を形成すると、図1の構造を得る。
【0013】図6は、本発明の好適な一実施例である。本実施例では、隣接コンデンサ間に分離絶縁膜が存在しないが、本発明の効果を得ることができる。なんとなれば、下部電極304と合わせ余裕なしで形成された側壁固定膜301が存在し、強誘電体薄膜305は、これによりメモリセルごとに分離されているからである。
【0014】図7ないし図9に本実施例のプロセスフローの一例を示す。まず図7aのように層間絶縁層401にコンタクト孔を開け、層間コンタクト402を形成する。同図bのように下部電極403と、未結晶状態の強誘電体404を積層する。次いで図8aのように強誘電体404にパターンを形成した後、同図bのようにイオンビームエッチング法により、強誘電体をマスクとして下地白金電極403にパターンを転写する。側壁用絶縁膜405を堆積し、エッチバックにより図9aのように強誘電体404を露出させる。この状態で結晶化熱処理を行う。最後に同図bのように上部電極406を堆積し、図6の構造を得る。
【0015】図1の構造を得るためには、白金下部電極104と強誘電体103の形成の間に図2ないし図5に示したプロセスが必要となる。このため強誘電体と白金電極の界面を急峻にするためには、強誘電体堆積直前にクリーニング処理を施す必要があり、図10に示したスピンコーティング装置を用いる。チャンバ内に導入されたクリーニングガス504は、ウェハ502に供給され、白金下部電極上をクリーニングする。クリーニングとしては、酸素,アルゴン,ハロゲン化炭化水素のいずれか、あるいはこれらの混合物によるプラズマ処理を行う。クリーニング処理を施した基板上に、直後に液体原料射出用ノズル501より原料を供給し、試料台503を回転しながら、コーティングを施す。
【0016】以上は、側壁保護膜自身の熱膨張率の差を利用したものであるが、下地電極と、更に下地となる層、例えば集積回路構成層との熱膨張率差を利用することもできる。
【0017】図11aは、ガラス基板701上に作製したシリコン集積回路702を下地として下部電極膜を堆積した場合の膜の受けるストレスを示している。ガラス基板701上に、シリコン薄膜を堆積し、トランジスタを構成した後、図1と同様に、上部に形成するコンデンサとの電気的接続部分が作られている。本図では、これらをシリコン集積回路層702として示している。この上に、下部電極材料、例えば白金704を、基板温度400℃で200nm堆積する。この白金膜704と、下地との接着性を改善し、熱サイクルによる剥離を防止するため、あらかじめ、例えばチタン薄膜703を50nm堆積している。高い基板温度で堆積すると、白金膜704は、熱膨張した状態で結晶化し、膜を形成する。この膜を、常温に戻すと、下地703は白金704と比較して熱膨張係数が非常に小さいために、膜は引っ張り応力を受け、変形する。
【0018】図12のようにこの膜の上に、図1と同様な島状分離誘電体705として、例えば酸化シリコンを200nm堆積し、パターン形成を行う。次に、基板温度400℃で、アモルファスの強誘電体、例えばPZTを300nm堆積し、島状分離誘電体705で作られた孔のなかに埋め込む706。この後、高温熱処理を加えて、結晶化を起こさせる。PZTの結晶化が進行する温度は、550−650℃の範囲が適当であった。この温度範囲では、PZTは、立方晶である。結晶化終了後、冷却すると、図11で述べた原理により、白金704が変形し、これに応じて島状分離誘電体705が変形する。島状分離誘電体自身の熱膨張係数は小さいが、下地の白金704の変形により、PZT706の水平拡がりが制限されて、PZTのc軸を、基板に対して垂直な方向に揃えることができる。
【0019】以上は、ガラス基板を用いる、本発明の実施例であるが、ガラス基板701にかえて、マグネシア基板を用いると、ガラスと比較して熱膨張係数をはるかに大きくでき、PZTよりも大きくできる。図12と同様なプロセスを用いると、結晶化後の冷却時には、基板が白金とPZTよりも大きく収縮するので、PZTは水平方向に圧縮される。したがって、本実施例の場合にも、c軸に配向した膜が得られる。
【0020】なお、図1、及び図12の構造は、結晶性を持つ誘電体の側面全てを、他の誘電体で囲んでいる。他の構造として、3辺のみを囲んだ構造,2辺のみを囲んだ構造でも同様な効果がある。図1の原理を用いた場合の例を、それぞれ、図13,図14に示す。更に、側壁固定膜と、結晶性誘電体の高さを揃えることが難しい場合には、図15に示したように、結晶性誘電体の頂部が高くとも良く、また、逆に結晶性誘電体の頂部が周囲の側壁固定膜より低くなっていても良い。このように、側壁固定膜は、結晶性誘電体の側壁全てを覆う必要はなく、得たい結晶方位に応じて、一部分を開放することも可能である。例えば2面を固定した図14の場合では、結晶軸のばらつきの自由度を、固定された面に平行面内に限ることができる。
【0021】
【発明の効果】本発明によれば、強誘電体の側壁が固定膜205によって制限されているために、強誘電体のパターン形成が重ね合わせ余裕なしで可能である。従って、サブミクロン寸法の微細なメモリセルにも適用可能である。同時に、堆積方法,下地電極,熱処理条件によらず、所望の面方位に配向した膜を得ることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013