米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 パターンデータ処理方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−216012
公開日 平成6年(1994)8月5日
出願番号 特願平5−21778
出願日 平成5年(1993)1月14日
代理人 【弁理士】
【氏名又は名称】玉村 静世
発明者 加藤 浩
要約 目的
本発明の目的は、階層毎の図形演算処理を的確に行うための技術を提供することにある【構成】 図形演算の種類やパラメータ等から図形演算影響距離dを求め、それに基づいて決定されるパターンデータBの一部を、上位階層のパターンデータAに展開することによってパターンデータを再構成し、この再構成されたパターンデータA1を図形演算処理対象とすることにより、階層的な構造を保ったままで図形演算処理を正確に行う。

構成
図形演算の種類やパラメータ等から図形演算影響距離dを求め、それに基づいて決定されるパターンデータBの一部を、上位階層のパターンデータAに展開することによってパターンデータを再構成し、この再構成されたパターンデータA1を図形演算処理対象とすることにより、階層的な構造を保ったままで図形演算処理を正確に行う。
特許請求の範囲
【請求項1】 複数のパターンの集りをブロックとしたとき、このブロック単位に階層化されたパターンデータに対して、所定の図形演算処理を階層毎に施すことによってパターンデータを処理する方法において、上記図形演算処理の結果への影響を勘案して図形演算影響距離を求めるステップと、この図形演算影響距離に基づいて決定されるパターンデータの一部を、異なる階層のパターンデータに展開することによってパターンデータを再構成するステップと、この再構成されたパターンデータに対して図形演算処理を施すステップと、この図形演算処理後のデータから、上記図形演算影響距離に基づいて決定される不要部分を取除くステップとを含むことを特徴とするパターンデータ処理方法。
【請求項2】 複数のパターンの集りをブロックとしたとき、このブロック単位に階層化された回路設計パターンデータに対して、電子線描画データ生成のための所定の図形演算処理を階層毎に施すことによってパターンデータを処理する方法において、上記図形演算処理の結果への影響を勘案して図形演算影響距離を求めるステップと、この図形演算影響距離に基づいて決定されるパターンデータの一部を、異なる階層のパターンデータに展開することによってパターンデータを再構成するステップと、この再構成されたパターンデータに対して図形演算処理を施すステップと、この図形演算処理後のデータから、上記図形演算影響距離に基づいて決定される不要部分を取除くステップとを含むことを特徴とするパターンデータ処理方法。
【請求項3】 上記図形演算処理には、パターンの論理和を抽出する処理、パターンの拡大/縮小処理、パターンのスペースチェック処理、パターンの幅チェック処理が含まれる請求項2記載のパターンデータ処理方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、階層化されたパターンデータファイル技術に関し、例えば半導体集積回路装置などのための回路設計パターン(マスクパターン)データから電子線描画装置のための描画データを作成する場合に適用して有効な技術に関する。
【0002】
【従来の技術】半導体集積回路装置の大規模化、微細化に伴い、電子線描画装置を利用してマスク又はウェーハにパターンを描画する技術が採用されている。論理設計、回路設計およびレイアウト設計によって作成されたLSIデバイスのための設計パターンデータを用いて所定のパターンを電子線描画装置でマスク又はウェーハ上に描画するには、斯るパターンデータを電子線描画装置用の描画データに変換しなければならない。このような変換は、設計パターンデータにより規定されるパターンにおける図形の重なりに基因する多重露光によって描画精度が低下しないようにするための重なり除去、設計パターンデータにより規定される図形を拡大又は縮小して描画したいような場合のための寸法補正、描画時における電子線の散乱による近接効果の補正、上述のパターンを電子線描画装置にとって描画可能な基本図形に分解する処理などを行うためである。上記したデータ変換は、通常大形計算機で行われる。
【0003】LSIレイアウトパターンを処理対象としたDA(デザイン・オートメーション)システム、例えば設計規則検証システム、電子線描画データ作成システムでは、基本的な処理としてレイアウトパターンに対する図形演算処理を行っているが、LSI規模の増大に伴うレイアウトパターン数の増大により、これらのDAシステムの処理時間が増大している。ここで、図形演算処理には、異なる階層のパターンに対してOR処理(パターンの論理和を得る処理)、拡大/縮小処理、パターンのスペースや幅のチェック等の基本的な演算処理が含まれる。
【0004】尚、電子線描画データの処理について記載された文献の例としては、「情報処理学会設計自動化研究会報告51−5(1990)」がある。
【0005】
【発明が解決しようとする課題】設計されたLSIのパターンデータは、パターンの集りであるブロック単位に階層的に構成された構造を持っている。そこで、DAシステムの処理時間短縮のため、この階層構造を保ったまま処理を行い、対象とされるパターンデータ量を削減することが考えられる。
【0006】しかしながら、設計データをそのまま利用して各階層のブロックのパターンデータに対して独立に図形演算処理を行うと、スペーシングチェックや拡大などの図形演算において、階層を展開して行った場合の正しい結果と異なる結果を与えることがある。例えば、図2(a)、(b)に示されるように、ブロックAの下位階層であるブロックBを、ブロックAに全て展開してから図形演算処理を施す場合には、図2(c)に示されるように、ブロックA,B間のスペースエラー検出が可能であるのに対して、ブロックA,Bを互いに独立に処理する場合には、図2(d)に示されるようにブロックA,B間のスペースは検出されない。また、微小間隙埋め込み処理においては、ブロックBをブロックAに展開し、それを拡大し、重なり除去を行った後にその図形を縮小することによってブロックA,Bが、図2(e)に示されるように、つながるのに対して、ブロックA,Bを互いに独立に処理した場合には、図2(f)に示されるように、処理後のブロックA,Bは元の図形と同じになるため、両ブロック間の隙間が消滅しない。
【0007】このように階層構造を保って各階層毎に独立に図形演算処理を行う場合、パターン間のスペーシングチェックやパターンの拡大などの図形演算では階層を展開して行った場合の正しい結果と異なってしまう。また、そうかといって、異なる階層のブロックを展開してから画像演算処理を行う場合には、処理すべきデータ量が多くなってしまい、処理に時間がかかる。
【0008】本発明の目的は、階層毎の図形演算処理を的確に行うための技術を提供することにある。
【0009】本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【0010】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0011】すなわち、図形演算処理の結果への影響を勘案して図形演算影響距離を求め、この図形演算影響距離に基づいて決定されるパターンデータの一部を、異なる階層のパターンデータに展開することによってパターンデータを再構成し、この再構成されたパターンデータに対して図形演算処理を施し、この図形演算処理後のデータから、上記図形演算影響距離に基づいて決定される不要部分を取除くことによってパターンデータを処理する。また、このパターンデータ処理は、半導体集積回路の設計パターンデータから電子線描画データを生成する場合の演算処理に適用することができる。
【0012】
【作用】上記した手段によれば、上記図形演算影響距離に基づいて決定されるパターンデータの一部を、異なる階層のパターンデータに展開してから図形演算処理を施すことは、この展開前に比して、広い範囲のパターンを考慮することになるから、階層毎の図形演算処理でありながら、正確な処理結果を得る。
【0013】
【実施例】先ず、半導体集積回路装置の開発製造過程における本発明方法の位置付けについて説明する。
【0014】図6にはLSIデバイスの開発から製造に至る一連の処理手順が示される。
【0015】半導体集積回路装置の開発は、その仕様が決定された後に論理設計や回路設計などが行われ、それに基づいてレイアウト設計が行われる。これによって半導体集積回路装置の所要の設計パターンデータが取得される。これに基づいて半導体集積回路装置を製造するときは、同データを電子線描画データ変換システム61に与えて、それを描画データに変換する。そしてこの描画データに基づいて電子線描画装置62でマスク又はウェーハにパターンを描画し、このようにして形成される各種マスクパターンを利用して所定の製造プロセスを経ることによって所望の半導体集積回路装置が形成される。本発明は電子線描画データ変換システム61に反映される。
【0016】図7には上記電子線描画データ変換システムの構成例が示される。
【0017】設計パターンデータを入力して電子線描画装置62のための電子線描画データを作成する電子線描画データ変換システム61は、設計パターンデータを受けてその中に含まれる繰返しパターンを規定する部分に関する繰返し情報を生成し、繰返し図形枠を設定する繰返し情報生成/繰返し図形枠設定部70、この繰返し情報生成/繰返し図形枠設定部70の出力に基づき、重なり除去、寸法補正等の処理が施されるパターンデータを生成するための代表処理対象パターンデータ生成部71、該生成部71の出力を入力して相隣る図形間の重なり除去や所定の図形の寸法補正及び近接効果補正などを行い、基本パターンを生成する図形演算処理/基本パターン生成部72、図形演算処理/基本パターン生成部72での処理結果に対して描画のための基本図形への分解などの処理を行う電子線描画データ生成部73によって構成される。このデータ生成部73から得られるデータが描画データであり、電子線描画装置62の描画制御部74に与えられ、その制御に従って露光部75がマスクやウェーハ上にパターンを描画する。
【0018】次に、上記図形演算処理/基本パターン生成部72において行われる図形演算処理について詳細に説明する。
【0019】パターンデータには多重に重なっているデータがあり、そのまま描画データに変換すると、描画時に多重露光となり、描画パターンの精度が悪くなるため、パターンの重なりを除去する必要がある。また、パターンの幅を変えて描画データに変換したい場合に、上記の重なり除去の後にパターンの拡大/縮小が行われる。さらに描画時に電子線の散乱による近接効果を補正するためパターンの幅や、間隔をチェックする必要がある。
【0020】図1には上記図形演算処理を含むパターンデータ処理の基本的な流れが示される。
【0021】設計されたLSIのブロックデータは、複数のパターンデータの集合であるブロック単位に階層化されている。例えば、図1(a)に示されるように、LSI設計データが階層化され、ブロックAの下位の階層にブロックBが存在する場合を考える。ここで、ブロックA,ブロックBは、それぞれ複数のパターンを含み、ブロックAには、そこに存在する複数のパターンと一緒にブロックBが定義される。
【0022】そのようなパターンデータにおいて、先ず図1(b)に示されるように、4つの枠11,12,13,14を求める。枠11は、ブロックBパターン存在領域の外側の枠であり、この外枠11の外側にはブロックBのパターンデータは存在しない。枠12は、ブロックAのパターン存在領域の内側の枠であり、この内枠12内側には、ブロックAのパターンデータは存在しない。13,14はそれぞれ図形演算影響距離に基づいて設定される基準枠である。ここで、図形演算影響距離とは、後に続く図形演算処理において、特定の図形が、それの周囲に存在する図形に対して、一定の距離を持って影響を与える場合の当該距離を意味する。ある領域内のパターンに対して図形演算処理を施す場合、当該領域の内側に存在するパターンのみを演算するだけでは不十分であり、パターンの拡大処理や、パターン間のスペーシングチェックにおいて正しい図形演算処理結果を得るためには、少なくとも、当該領域よりも図形演算影響距離dだけ大きい領域を図形演算の処理対象とする必要がある。
【0023】そこで、上記内枠12から距離dだけ内側に基準枠13を設定し、また、上記内枠12から距離2d(d+d)だけ内側に基準枠14を設定し、そして、ブロックBに存在するパターンのうち、上記基準枠14よりも外側に存在するパターンを、図1(c)に示されるようにブロックAに展開してそれをA1とし、それと、図1(d)に示されるブロックBに対してそれぞれ独立に所定の図形演算処理を施す。この図形演算処理には、相隣る図形間の重なり除去や所定の図形の寸法補正及び近接効果補正などにおいて必要とされるOR論理演算、パターン間スペーシングチェック、パターンの拡大/縮小処理等が含まれる。
【0024】次に、上記図形演算処理の結果データから、不要部分を取除く。すなわち、図1(e)に示されるように、パターンデータA2において、基準枠13よりも内側に存在するパターンは、本来ブロックBに属するものであるため、ブロックAの図形演算処理結果としては不要であり、そのような理由から、それが削除されることによって、処理結果データA2が得られる。また、図1(f)に示されるように、ブロックBの図形演算処理データから基準枠13から外側のパターンデータは図1(e)に示される処理結果データA2に反映されているから、当該基準枠13から外側に存在するパターンデータが削除される。
【0025】このように、ブロックAについてのパターン処理結果データA2を得るのに、ブロックAよりも、図形演算影響距離dだけ広い範囲を考慮しているから、ブロックBの全てをブロックAに展開する場合に比して図形演算処理におけるパターンデータのを減少させることができ、それによって、処理の高速化が図られる。しかも、上記のように図形演算影響距離dだけ広い範囲を考慮しているから、ブロックBの全てをブロックAに展開してから図形演算処理する場合と同等の正しい処理結果が得られる。
【0026】次に、図3乃至図5を参照しながら、上記パターンデータ処理の流れをさらに詳しく説明する。
【0027】図3(a)に示されるように、ブロックAのパターン31、ブロックBのパターン32、ブロックAのパターン33が配置され、パターン31,32の間隙が距離2Wより小さく、パターン32,33の間隔が距離3Wに等しくされており、便宜上、これを図形演算処理前の初期状態とする。
【0028】次に、図3(b)に示されるように、ブロックAのパターン存在領域の内枠12を設定し(この内枠12の内側にはブロックAのパターンは存在しない)、この内枠12よりも図形演算影響距離dだけ内側に基準枠13を設定する。ここで、幅wの条件で拡大し、さらに幅wの条件でスペーシングチェックを行うものとすると、図形演算影響距離dは、2w+w=3wとされる。従って、上記基準枠13は、上記内枠12よりも3wだけ内側に設定される。
【0029】次に、ブロックBのパターン32から基準枠14よりも外側の図形を切出し、それを、ブロックAのパターンデータに展開することによって、図1(c)に示されるように、パターンデータA1を再構成する。拡大処理やスペーシングチェック等の図形演算処理は、この再構成パターンデータA1、及び図1(d)に示されるブロックBのパターンデータに対して、それぞれ個別的に行われる。
【0030】再構成パターンデータA1を、幅wで拡大した場合には、もともとパターン31とパターン32との間隔が2wより小さいことを前提としているため、図4(a)に示されるように、パターン31とパターン32とが若干重なり合う。そこで、この重なりを除去するため、パターン31とパターン32とのOR論理(論理和)をとる。それにより、図1(b)に示されるように、パターン31とパターン32とがきれいにつながる。
【0031】次に、上記再構成パターンデータA1に対して幅wでスペーシングチェックが行われる。ブロックBのパターン32とブロックAのパターン33との間隔がもともと3wであったため(図1(a)参照)、このスペーシングチェックにおいては、図1(c)に示されるように、パターン32とパターン33との間に存在するスペース35が検出される。尚、このスペース35の幅はwに等しい。一方、上記のように、ブロックBに対しても上記の拡大処理が行われ(図1(d))、もし重なりがあれば、それがOR論理をとることによってそれが除去され、さらに、幅wでスペーシングチェックが行われる。
【0032】そして、図5に示されるように、再構成パターンデータA1に対して、基準枠13よりも内側の図形を切捨てることによって処理結果データA2を得る。同様に、図1(b)に示されるように、ブロックBに対して、基準枠13の外側の図形を切捨てることによって、処理結果データB1を得る。この処理結果データは、ブロックBの全てのパターンをブロックAに展開してから図形演算処理した場合と、同様の正しい処理結果が得られる。
【0033】上記実施例によれば以下の作用効果が得られる。
【0034】(1)ある領域内のパターンに対して図形演算処理を施す場合、当該領域の内側に存在するパターンのみを演算するだけでは不十分であり、パターンの拡大処理や、パターン間のスペーシングチェックにおいて正しい図形演算処理結果を得るためには、当該領域よりも図形演算影響距離dだけ大きい領域を図形演算の処理対象とする必要がある。例えば下位階層のブロックの全てを上位階層に展開してから図形演算処理を施す場合には、正確な演算処理結果が得られる反面、パターン数が膨大なものとなるため、処理に長時間を要することになる。そこで、上記実施例のように、図形演算の種類やパラメータ等から図形演算影響距離dを求め、それに基づいて決定されるパターンデータの一部を、上位階層のパターンデータに展開することによってパターンデータを再構成し、この再構成されたパターンデータを図形演算処理対象とすることにより、階層的な構造を保ったままで図形演算処理を、正確に行うことができ、しかも当該処理の対象とされるパターンデータ量を可能な限り抑えることができるから、システム全体の処理時間の短縮を図る上で有効とされる。
【0035】(2)上記(1)の作用効果は、複数のブロックが規則的に配置されている場合はもとより、複数のブロックがランダムに配置されている場合にも得ることができる。
【0036】以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0037】例えば、上記実施例では、ブロックAの下位にブロックBが存在する場合について説明したが、このブロックAの上位階層が存在する場合や、ブロックBの下位階層が存在する場合も考えられ、そのような場合においても、上記実施の場合と同様に、図形演算影響距離dを得ることにより、階層的な構造を保ったままで図形演算処理を、正確に行うことができる。
【0038】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である電子線描画データ作成のための図形演算処理に適用した場合について説明したが、本発明はそれに限定されるものではなく、例えばデザインルールのチェックシステム等のDA(デザイン・オートメーション)システムに適用することができる。
【0039】本発明は、少なくとも階層化されたパターンデータを処理することを条件に適用することができる。
【0040】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0041】すなわち、図形演算処理の結果への影響を勘案して図形演算影響距離を求め、この図形演算影響距離に基づいて決定されるパターンデータの一部を、異なる階層のパターンデータに展開することによってパターンデータを再構成し、この再構成されたパターンデータに対して図形演算処理を施し、この図形演算処理後のデータから、上記図形演算影響距離に基づいて決定される不要部分を取除くことにより、階層毎の図形演算処理でありながら、階層を全て展開した場合と同等の正しい処理結果を得ることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013