米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−208965
公開日 平成6年(1994)7月26日
出願番号 特願平5−1589
出願日 平成5年(1993)1月8日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 村上 英一 / 木村 紳一郎
要約 目的
原子層レベルで制御されたドーパントをパターン状に形成できる不純物ドーピング方法を提供すること。

構成
自然酸化膜にパターン形成してマスクとして用い、ドーパント原子の選択吸着によりドーパント原子層パターンを形成する。
特許請求の範囲
【請求項1】パターン状に形成された厚さ2.5nm以下のSi酸化膜を有するSi表面上に、第1導電型の半導体基体と同じ導電型か、もしくは異なる導電型の半導体領域を形成するための不純物原子もしくは分子(以下ドーパントと略す。)を選択的に吸着させる工程を有することを特徴とする半導体装置の製造方法。
【請求項2】請求項1記載の半導体装置の製造方法において、吸着ドーパントをパターン状に形成することにより、第1導電型の半導体基体内に、導電型の異なる半導体領域を形成することを特徴とする相補型電界効果トランジスタの製造方法。
【請求項3】請求項1記載の半導体装置の製造方法において、レーザービームあるいは紫外光、X線、電子線などのエネルギーを局所的に照射し、上記Si酸化膜のパターニングを行なうことを特徴とする半導体装置の製造方法。
【請求項4】請求項1記載の半導体装置の製造方法において、p型ドーパントとしてHBO2、B23、B26などを用い、吸着後、真空中で上記Si酸化膜を真空中で加熱し、昇華除去することを特徴とする半導体装置の製造方法。
【請求項5】請求項1記載の半導体装置の製造方法において、n型ドーパントとしてSb,P,PH3などを用い、吸着後、酸化雰囲気中で処理し、ドーパントをSi中に拡散させることを特徴とする半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法に係り、特に不純物ドーピング方法に関する。
【0002】
【従来の技術】SiLSIにおいては、微細化による高集積化・高速化が進行する中で、同時に低電圧・低消費電力化が求められている。高集積化には構造の簡単な金属−酸化膜−半導体型電界効果型半導体装置(Metal−Oxide−Semiconductor Field Effect Transistor :MOSFET)が適しており、低消費電力化には、nチャネルFETとpチャネルFETとを同一基板上に混載した相補型MOSFETが好適である。相補型MOSFETにおいて、しきい値電圧の制御、及び、ソース・ドレイン領域形成は、n,p独立にチャネルイオン打ち込みを行うことによってなされている。さらに、微細MOSFETにおいては、ソース・ドレイン間を基板を通って電流が流れるパンチスルーなどの短チャネル効果が問題であり、チャネル直下に基板と同じ導電型のドーパントを高濃度にイオン打ち込みし、パンチスルーストッパ層を設ける方法がとられている。ところで、ゲート長0.1μm以下の素子においてはパンチスルーストッパ層の深さを浅くしていく必要があるが、イオン打ち込み法ではイオンのエネルギーを下げても不純物分布の拡がりを10nm以下に抑えることができない。従って、表面の不純物濃度が高くなり、しきい値電圧が高くなってしまうという問題が生じる。将来的に、1.5Vレベルの低電圧動作を実現するためには、しきい値電圧を±0.3V以下に設定する必要があり、イオン打ち込みによる方法では、しきい値電圧の制御性が十分でないと言う問題点が指摘されている。そこで、分子線エピタキシーなどの低温エピタキシャル成長法を用い、高濃度ドーピング層を形成し、その上に低濃度チャネル層を成長する技術がアプライド・フィジックス・レターズ、第54巻(1989)1869頁(Applied PhysicsLetters,54,(1989)p.1869)において提案されている。また、ソース・ドレインのpn接合の深さもイオン打ち込み法では、浅接合化に限界があるため、B26などのガス中でエキシマレーザをSi表面に照射し、ドーピングを行う方法がジャーナル・オブ・アプライド・フィジックス、第67巻(1990)7204頁(Journal of Applied Physics,67,(1990)p.7204)において報告されている。
【0003】また、ULSIは微細化と共に工程数が増加する傾向にあり、今後も集積化を進めるには工程削減に有効なプロセス技術が求められるようになってきた。この観点から見ても、従来のイオン打込み法は、選択的ドーピングができないため、レジストマスクを用いる必要があり、工程数が多くなるという問題点がある。しかも、全ホト工程の約半数がイオン打込みのために用いられている。
【0004】
【発明が解決しようとする課題】以上の観点から見ると、イオン打込みに代わるべき上記の方法には、多くの課題がある。すなわち、上記の第一の方法には、ウエハ面内で選択的にドーピングが行えないという問題点があり、相補型FETなどへの応用が難しいという問題点があった。また、上記の第二の方法では、ドーピングされる原子の量がガス流量、基板温度、レーザパワーなどに複雑に依存し、ドーピング量が原子層レベルで制御できないため、デバイス応用上の用途が限定されると言う問題点があった。 そこで、本発明の目的は、原子層レベルで制御されたドーパントを面内においても選択的に形成する、即ちパターニングする方法を提供することにある。
【0005】
【課題を解決するための手段】上記の問題を解決する方法を図1を用いて説明する。まず、Si10表面に、1nm程度の膜厚の自然酸化膜11をSi表面上に形成し、これをエキシマレーザ12などの照射により局所加熱し、昇華させパターン上に加工する。次に、HBO2分子13,Sb原子14などのドーパント原子(分子)を原子層レベルで制御して吸着させる。この時、我々は、自然酸化膜の昇華温度であるSi基板温度800℃以下の低温で、Si表面上には吸着が起こるが、自然酸化膜上には吸着されないという現象を新たに見出した。
【0006】図2、3は、半分が自然酸化膜で覆われたSi基板に、HBO2(及び、Sb)をKセル温度900℃(430℃)、基板温度600℃で1時間(10分)吸着させた試料のオージェ電子分光(AES)スペクトルである。ここで、横軸は、オージェ電子のエネルギーであり、軸を共通にして表示した。Bスペクトル21は、179eVにピークを持つKLL遷移、Sbスペクトル31は、454eVにピークを持つMNN遷移、Siスペクトル22は1619eVにピークを持つKLL遷移に注目した。B,Sb濃度の指標として、B,Sbスペクトルのpeak to peak 値をSi値で規格化した値(B/Si,Sb/Si)を用いた。この条件は、Bで約0.5ML(原子層)(Sbで約1ML)に対応している。Si上においては、B及びSbのピークが明瞭に認められるのに対し、自然酸化膜上ではほとんど認められない。すなわち、HBO2及びSbはSi表面上に選択的に吸着することが判った。ガスソースのB26が825℃においてSiO2上にほとんど吸着しない(1%以下)ことは既に報告されているが、濃度制御性の高い固体ソースであるHBO2及びSbに対して、初めて見出された。ここで、基板温度が800℃以下という比較的低温であることが、大きな意味がある。すなわち、この後、800℃以上の熱処理を行えば、マスクの役割をしていた自然酸化膜を加熱昇華させてしまうことができるからである。必要とされる選択比は、デバイス応用によって異なるが、基板温度を700℃まで高めれば、選択比100以上が得られることがわかった(図4)。ここで、基板温度が800℃以下という比較的低温であることが、大きな意味がある。すなわち、この後、800℃以上の熱処理を行えば、マスクの役割をしていた自然酸化膜を加熱昇華させてしまうことができるからである。実際に、図2には、800℃、10分のUHV中アニール後のAESスペクトルも示した。アニール後でOのピークはほとんど消えているが、Bのピークはほとんど変化していない。この様子をアニール時間を変えて調べた結果を、図5(a)にまとめた。800℃、90分までのアニールでBの強度は緩やかに減少しているが、これは、BがSi中に内方拡散していることを2次イオン質量分析法により確認している。一方、同図(b)はSbの場合であり、アニール温度は750℃である。Sb強度は指数関数的に減少しており、熱脱離を起こしていることを明瞭に示している。すなわち、以上の実験結果から、自然酸化膜はドーパント原子(分子)のマスクとなる。Bの場合は、その後の真空中加熱により、ドライブイン拡散と自然酸化膜マスクの昇華除去を行うことができる(図1(a))。一方、Sbの場合は、表面酸化膜15を形成し、SiO2/Si界面のSi側への界面偏析をおこさせた後、表面酸化膜をエッチング除去すればよい。
【0007】ここで、自然酸化膜パターン形成方法は、上記に限らない。エッチングガス中での電子線、イオンビーム照射による酸化膜エッチングを用いてもよい。また、酸素ガス中でレーザ照射して局所酸化する方法、水素終端Si表面の一部に電子線照射し、水素を除去した後、酸素中で水素の無い部分にだけ自然酸化膜を成長させる方法等も可能である。
【0008】また、ドーパント材料としては、HBO2と同様に、B23、B26も可能である。また、Sbと同様に、P、PH3、As、AsH3、SbH3なども可能である。
【0009】
【作用】この結果、同一半導体基板内に、導電型が異なる領域を形成することが可能となり、しかも、その不純物分布は、従来のイオン打ち込み法と異なり、非常に急俊なものである。
【0010】
【実施例】
実施例1まず、本発明を用いてSi相補型MOSFET(CMOS)用ウエル層を作製した例その1について、図6を用いて説明する。
【0011】Si基板10にSb原子14を、1×1013/cm2吸着させた後(a)、1Paの酸素雰囲気中で表面酸化し、厚さ3nmの表面酸化膜15を形成した(b)この時、Sb原子は、酸化膜/Si界面のSi側に、界面偏析する。次に、エキシマレーザ光12を照射し、表面酸化膜15の一部を加熱して、昇華させ除去した(c)。この時、Sb原子も一緒に、熱脱離して除去できる。続いて、Si表面上HBO2分子13をに1×1013/cm2選択吸着させた(d)。最後に、窒素中でドライブイン拡散を行い(e)、酸化膜をエッチング除去して(f)、CMOS用のウエル層61,62を形成した。
【0012】本発明においては、n型不純物層とp型不純物層が自己整合的に形成されているため、マスク合わせずれがなく、パターンを形成するためのホト工程(エキシマレーザ照射)も1回でよい。また、レジストを用いないため、多くの洗浄工程が必要なくなり、オールドライでクリーンなプロセスである。以上の結果、従来16工程あったウエル形成工程数を、前洗浄工程も含めて7工程に削減できた。
【0013】実施例2次に、本発明を用いてSi相補型MOSFET(CMOS)用ウエル層を作製した例その2について、図7を用いて説明する。
【0014】まず、Si基板10にSb原子14を、1×1013/cm2吸着させた(a)。続いて、1Paの酸素中でエキシマレーザ光12を照射し、Si表面を局所酸化し、厚さ3nmの表面酸化膜15を形成した。この時、Sb原子は酸化膜/Si界面のSi側に界面偏析する(b)。続いて、酸化されなかったSi表面上にHBO2分子13をに1×1013/cm2選択吸着させた(d)。最後に、窒素中でドライブイン拡散を行い(e)、酸化膜をエッチング除去して(f)、CMOS用のウエル層61,62を形成した。
【0015】本発明においては、n型不純物層とp型不純物層が自己整合的に形成されているため、マスク合わせずれがなく、パターンを形成するためのホト工程(エキシマレーザ照射)も1回でよい。また、レジストを用いないため、多くの洗浄工程が必要なくなり、オールドライでクリーンなプロセスである。以上の結果、従来16工程あったウエル形成工程数を、前洗浄工程も含めて7工程に削減できた。
【0016】実施例3次に、本発明を用いてSiCMOSのパンチスルーストッパを形成した例について、図8を用いて説明する。
【0017】nチャネルFET用ウエル層61,及び、pチャネルFET用ウエル層62を有するSi基板10を(a),酸素ラジカルビームを用いて、極表面酸化し、厚さ2.5nm以下の表面酸化膜11を形成した(c)。次に、エキシマレーザ光12をnチャネルFET用ウエル層61に照射し、上記表面酸化膜を加熱昇華除去した(c)。続いて、HBO2分子13(1×1013/cm2)を選択吸着させた後(d)、Si基板全体を真空中で800℃以上に加熱した。この工程で、HBO2分子13は完全に分解し、H,Oが脱離して、B原子15のみが、Si中に拡散する。また、pチャネルFET用ウエル層62上に、残っていた表面酸化膜11も昇華して除去される。(e)また、ここで、真空中加熱の代わりに、水素雰囲気中で加熱すると、表面酸化膜11に僅かに吸着していたB原子を除去することができる。次に、Si単結晶層83成長によりnチャネルFET用パンチスルーストッパ層81を形成した(f)。続いて、Sb原子14(1×1013/cm2)吸着、パターニング、Si単結晶層84成長により、pチャネルFET用パンチスルーストッパ層82を形成した(g,h,i)。
【0018】この構造を用いてMOSFETを形成する場合、Si単結晶層83,84の膜厚によって、しきい値電圧も決定されるため、しきい値電圧制御用のドーピングが不要であるという利点がある。この結果、工程数は、従来の20工程から8工程に削減された。また、δ関数的なドーピングプロファイルの実現によって、ゲート長0.1μmのMOSFETがパンチスルーなしで、高速に動作することがわかった。
【0019】実施例4最後に、本発明を用いてSiCMOSの浅接合ソース、ドレインを形成した例について,図9を用いて説明する。
【0020】実施例1(あるいは,2)及び、3に述べた方法によってSi基板10にウエル層61,62、パンチスルーストッパ層81,82を形成した後、素子分離用酸化領域91、ゲート酸化膜92,ポリサイドゲート電極93を形成した。次に、Si基板を化学洗浄した後、Sb原子14を、1×1015/cm2吸着させた後(a)、酸素ラジカルビームを用いて酸化し、厚さ2.5nm以下の表面酸化膜11を形成した(b)この時、Sb原子は、酸化膜/Si界面のSi側に、界面偏析する。次に、エキシマレーザ12を照射し、表面酸化膜15の一部を加熱して、昇華させ除去した(c)。この時、Sb原子も一緒に、熱脱離して除去できる。続いて、Si表面上HBO2分子13を1×1015/cm2選択吸着させた(d)。最後に、窒素中でドライブイン拡散を行い、nチャネルFET用ソース、ドレイン領域94、pチャネルFET用ソース、ドレイン領域95を形成した(e)。
【0021】本発明により、工程数は、従来の11工程から5工程に削減された。また、接合深さ0.05μm以下の、ソース、ドレインpn接合が形成でき、図5に示した構造のゲート長0.1μm以下の相補型FETの高速動作が実現できた。
【0022】
【発明の効果】本発明によれば、ドーピングの工程数を半数以下に削減できる。また、原子層レベルで制御されたドーピング層を形成でき、ゲート長0.1μm以下の相補型FETの高速動作が可能となる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013