米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 イコライザフィルタ制御方式
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−196952
公開日 平成6年(1994)7月15日
出願番号 特願平4−343804
出願日 平成4年(1992)12月24日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 長谷 健一 / 堀田 龍太郎 / 木村 博 / 浦上 憲
要約 目的
本発明はイコライザフィルタの制御方式に関し、最適のフィルタ特性を設定することにより、再生マージン向上を図ること。

構成
イコライザフィルタ制御回路を、各2次ごとの複数のn個の増幅回路と、各々の該増幅回路の増幅率を制御する手段と、各々の該増幅回路の制御内容を蓄える手段と、各々の該制御内容を任意に変更する手段で構成し、必要に応じて、適時に、該制御内容を蓄える手段の内容を該制御内容を変更する手段で変更することにより達成される。
特許請求の範囲
【請求項1】複数の可変コンダクタンスアンプと、複数の容量からなる(2n+k)次のアクティブイコライザフィルタ回路において、各2次ごとに複数のn個の増幅回路と、各々の該増幅回路の増幅率を制御する手段と、各々の該増幅回路の制御内容を蓄える手段と、各々の該制御内容を任意に変更する手段を具備し、該制御内容を蓄える手段の内容を該制御内容を変更する手段で変更することにより、任意のイコライザフィルタ特性を得ることを特徴とするイコライザフィルタ制御方式。
【請求項2】前記各々の増幅回路の制御内容を任意に変更することにより、群遅延特性を変化させることなく、任意の利得周波数特性を得ることを特徴とする請求項1記載のイコライザフィルタ制御方式。
【請求項3】請求項1記載のイコライザフィルタ制御手段を含み、1チップに集積したことを特徴とする1チップLSI。
【請求項4】請求項1または2記載のイコライザフィルタ制御方式、あるいは請求項3記載の1チップLSIによるイコライザフィルタを用い、必要なイコライザフィルタ特性を得たことを特徴とするイコライザフィルタ内臓システム。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は任意のイコライザフィルタ特性を得るイコライザフィルタ制御方式に関し、特に磁気ディスク装置等のリードチャネルで、任意の転送速度に対し、最適な波形整形処理を行い、再生マージン向上を図るための、イコライザフィルタ制御方式に関する。
【0002】
【従来の技術】近年、装置の小型化の要求や、扱う信号の多様化にともなって、LSI化された、オンチップフィルタの必要性がでてきた。特に、磁気ディスクでは、記録密度の向上のため、ディスクの内周と外周で、記録、再生速度を変化させる方式が採用され始めている。この記録方式においては、ディスクの内周と外周で再生信号の周波数成分がことなるため、再生系の信号処理回路では、それぞれの周波数成分に最適化された回路特性が要求される。そこで電流出力のgm(可変コンダクタンス)アンプと容量Cを用いた構成の特性可変フィルタが、オンチップフィルタに有利であるとして、実現され始めた。また、再生マージン向上のため、高周波域を強調したイコライザ特性を合わせ持つようになった。
【0003】図10を用いて従来のフィルタ制御回路について説明する。図10は、従来のフィルタ制御回路の構成図を示したもので、バイカッドA101〜バイカッドN103は、それぞれ可変gmアンプと容量Cからなる2次のアクティブフィルタを示し、該バイカッドA101に−K倍の可変増幅回路−K104を接続する。また、該バイカッドA101〜バイカッドN103には、それぞれを構成する可変gmアンプを制御するgm制御105を接続する。さらに、該−K倍の可変増幅回路−K104には、それぞれの増幅率Kを変化させる−K制御106を接続する。該可変gmアンプを制御するgm制御105、及び、−K倍の可変増幅回路の増幅率Kを変化させる−K制御106は、それぞれレジスタ107の内容を変更することで制御を切替る。レジスタの書替えは、接続するバスを通して、プロセッサが行なう。この時、イコライザフィルタの入力vin108は、該バイカットA101〜バイカッドN103による2N次のイコライザフィルタを通過し、vout109として出力する。
【0004】
【発明が解決しようとする課題】上記従来技術では、前記レジスタ107を書替えることにより、イコライザフィルタ特性のピーク値は任意に設定することが出来るが、ピーク付近の特性を任意に設定することはできなかった。また、イコライザフィルタ特性の高周波減衰域の減衰特性を任意に設定することもできなかった。さらにイコライザフィルタ特性を設定する増幅回路の利得を相当に大きくしないと、より大きなピーク特性を得ることができなかった。
【0005】本発明の第1の目的は、イコライザフィルタ特性のピーク付近の特性を任意に設定し、群遅延特性を変化させることなく、入力される信号の変化にたいして最適化したり、システムに応じて、汎用性を持たせるイコライザフィルタ制御方式を実現することにある。
【0006】本発明の第2の目的は、イコライザフィルタ特性の高周波減衰域の減衰特性を任意に設定し、群遅延特性を変化させることなく、入力される信号の変化にたいして最適化したり、システムに応じて、汎用性を持たせるイコライザフィルタ制御方式を実現することにある。
【0007】本発明の第3の目的は、イコライザフィルタ特性を設定する増幅回路の利得を小さくし、より大きなピーク特性を得るイコライザフィルタ制御方式を実現することにある。
【0008】
【課題を解決するための手段】上記第1、第2及び第3の目的は、複数の可変コンダクタンスアンプと、複数の容量からなる(2n+k)次のアクティブイコライザフィルタ回路において、各2次ごとに複数のn個の増幅回路と、各々の該増幅回路の増幅率を制御する手段と、各々の該増幅回路の制御内容を蓄える手段と、各々の該制御内容を任意に変更する手段で構成することにより実現される。
【0009】
【作用】各々の該増幅回路の増幅率を制御する手段は、複数の可変コンダクタンスアンプと、複数の容量からなる(2n+k)次のアクティブイコライザフィルタ回路の、対応する各増幅回路の増幅率を制御し、各々の該増幅回路の制御内容を蓄える手段は、各々の対応する該増幅回路の制御内容を蓄え、各々の該制御内容を任意に変更する手段は、必要に応じて、適時に、各々の該増幅回路のの制御内容を蓄える手段の内容を書き替える。
【0010】これにより、イコライザフィルタ特性のピーク付近の特性を、任意に設定したり、高周波減衰域の減衰特性を任意に設定したりし、群遅延特性を変化させることなく、入力される信号の変化にたいして最適化したり、システムに応じて、汎用性を持たせるイコライザフィルタ制御方式を実現することができる。さらに、イコライザフィルタ特性を設定する増幅回路の利得を小さくし、より大きなピーク特性を得るイコライザフィルタ制御方式を実現することができる。
【0011】
【実施例】以下、本発明の一実施例を、図1〜図9を用いて説明する。図9は、本発明を磁気ディスクに適応した場合のシステム構成図を示し、ヘッド89、信号の増幅を行うR/Wアンプ90、振幅を一定に増幅するAGC91、本発明のイコライザフィルタ92、信号のピーク位置を検出し、パルス化するピーク検出93、パルス化信号に同期したクロックを生成するデータセパレータ94、記録符号への符号化、及び、復号を行うエンコーダ・デコーダ95、データのコントロールを行うコントローラ96、データのやり取りを行うI/F(インタフェース)97、コントローラ96、I/F97等の制御を行うプロセッサ99、データを蓄えるRAM/ROM100、及び、データの処理を行うホスト98、で構成する。
【0012】次に、本発明のイコライザフィルタ制御方式を、図1を用いて説明する。図1は、本発明のイコライザフィルタ制御方式の、回路構成を示したブロック図である。図1において、バイカッドA1〜バイカッドN3は、それぞれ可変gmアンプと、容量Cからなる2次のアクティブフィルタを示し、該バイカッドA1〜バイカッドN3のそれぞれに、−K倍の可変増幅回路−KA4〜−KN6を接続する。また、該バイカッドA1〜バイカッドN3には、それぞれを構成する可変gmアンプを制御するgm制御A7〜gm制御N9を接続する。さらに、該−K倍の可変増幅回路−KA4〜−KN6には、それぞれの増幅率Kを変化させる、−KA制御10〜−KN制御12を接続する。該可変gmアンプを制御するgm制御A7〜gm制御N9、及び、−K倍の可変増幅回路の増幅率Kを変化させる、−KA制御10〜−KN制御12は、それぞれレジスタ13の内容を変更することで制御を切替る。レジスタの書替えは、接続するバスを通して、該プロセッサ98が行なう。この時、イコライザフィルタの入力vin14は、該バイカットA1〜バイカッドN3による2N次のイコライザフィルタを通過し、vout15として出力する。なお、この場合は、2N次の偶数次だが、最終段、あるいは途中に1次のフィルタを接続し、2N+1次の奇数次でも良い。
【0013】図2は、前記バイカッドA、及び、−KA4の内部構成、及び、接続を示したもので、入力差電圧に比例した電流を出力する2つのgmアンプ、gm1−16、gm2−17、及び、2つの容量C1−19、C2−20、さらに、該−KA4で構成する。入力信号vi21は、該gm1−16の正相入力、及び、該−KA4の入力に接続し、該gm1の出力は、該gm2−17の正相入力、及び、該容量C1−19に接続し、該容量C1−19の一方は接地する。該gm2−17の出力は、出力vo22に成ると共に、自身の逆相入力、及び、該gm1−16の逆相入力に接続する。−KA4の出力は、該容量C2−20を介して該出力voと接続する。この時、入力viに対する出力voの伝達特性は、【0014】
【数1】

【0015】で表される。従って、gm1、gm2、及び、−KAの値を変化させることにより、伝達特性を変えることができる。また、バイカッドB2〜バイカッドN3もバイカッドA1と同様に構成できる。
【0016】図3は、前記gm1−16の回路構成例を示したもので、一組のバイポーラトランジスタQ1−23、Q2−24、そのエミッタ間に接続するエミッタ抵抗RE29、一組の基準電流源I1−30、31、及び、一組のダイオード接続されたバイポーラトランジスタQ3−25、Q4−26、からなる入力段と、一組のバイポーラトランジスタQ5−27、Q6−28、基準電流源I2−33、及びI2/2−34からなる出力段で構成される。
【0017】vi+36とvi−37に入力した差動信号は、該バイポーラトランジスタQ1、Q2、及び、REで差動電流に変換され、さらに、該バイポーラトランジスタQ3、Q4で、対数変換され、前記出力段に渡される。該出力段では、該バイポーラトランジスタQ5、Q6で、逆対数変換され、出力電流Io+37として出力する。この時、可変gmアンプのトランスコンダクタンスgmは、【0018】
【数2】

【0019】となる。本実施例の可変gmアンプは、ギルバートマルチプライヤ回路で、gmの値は、該2つの基準電流源I1、及び、I2の電流値に応じて変化させることが可能であり、可変gmアンプとして機能する。
【0020】可変Gmアンプは、一般的な差動アンプでも構成可能であり、同様に、基準電流を変化させることで、可変gmアンプとして機能する。
【0021】また、本実施例の可変gmアンプは、片側出力だが差動出力でも構成できる。図4は前記−K倍の可変増幅回路−KA4の回路構成例を示したもので、一組のバイポーラトランジスタQ7−38、Q8−39、そのエミッタ間に接続するエミッタ抵抗RE44、一組の基準電流源I3−47、48、及び、一組のダイオード接続されたバイポーラトランジスタQ9−40、Q10−41、からなる入力段と、一組のバイポーラトランジスタQ11−42、Q12−43、基準電流源I2−33、及び、一組の負荷抵抗RL45、46からなる出力段で構成される。
【0022】vik+50に入力した信号は、内部基準電圧Vrとの差電圧として、該バイポーラトランジスタQ7、Q8、及び、REで差動電流に変換され、さらに、該バイポーラトランジスタQ9、Q10で対数変換され、前記出力段に渡される。該出力段では、該バイポーラトランジスタQ11、Q12で、逆対数変換され、該負荷抵抗RLで、出力電圧vok51として出力する。この時、可変増幅回路の増幅率Kは、【0023】
【数3】

【0024】となる。従って、該2つの基準電流源I3、及び、I4の電流比に応じて増幅率Kを変化させることが可能であり、可変アンプとして機能する。また、−KB5〜−KN6も同様の構成で実現する。
【0025】図5は前記gm制御A7の構成例で、前記レジスタ13も示してある。該gm制御回路A7は、3個のバイポーラトランジスタQ13−55、Q14−56、Q15−57、と、3個のエミッタ抵抗R1−58、R2−59、R3−60からなるカレントミラー回路、及び、カレントスイッチ54で構成される。該カレントスイッチ54には、制御情報を蓄えるレジスタ13が接続する。
【0026】基準電圧Vref36が該バイポーラトランジスタQ13、R1で電流Iref62に変換され、該カレントスイッチ54に入力される。該カレントスイッチ54では、その電流を、該レジスタ13の内容に従ったミラー比で折り返し、該バイポラトランジスタQ14のコレクタに入力される。この出力電流In63は、該バイポーラトランジスタQ14、Q15、及び、該エミッタ抵抗R2、R3で構成されるカレントミラーで折り返し、該Q15のコレクタに制御された電流出力In’64を得る。
【0027】図6は該カレントスイッチ54の構成例を示したもので、MOSトランジスタM1−65、M2−66、M3−67〜Mn68とアナログスイッチS1〜Snで構成される。該M2〜Mnは、ドレインが共通で該M1とカレントミラーを成す。また、該M2〜Mnのゲートには、それぞれ該アナログスイッチS1〜Snが接続され、該レジスタの設定値に応じて該アナログスイッチS1〜Snを制御し、該M1に流れるドレイン電流Iref62と該M2〜Mnのドレイン電流In63の比を任意に設定できる。
【0028】該gm制御B〜gm制御N、及び、−KA制御〜−KN制御も同様の構成で実現できる。また、本実施例のgmアンプ、及び、−K倍アンプは、該基準電流I1、I2、または、I3、I4のどちらか一方を変化させ、gmの値、あるいは−Kの値を変化させることが出来るので、該基準電流の他方は固定電流としても構わない。
【0029】また、該基準電圧Vref36は、例えばバンドギャップ電圧源で生成し、温度や電源電圧依存性をなくすとか、逆Rバラツキを持たせて、抵抗バラツキをキャンセルするとか、C補償用PLL回路を用いて容量補償を行う等、必要に応じて、最適な基準電圧生成方式を採用するのが好ましい。
【0030】該カレントスイッチ54は、カスコード型で構成する等により、電源電圧依存性をなくすのが好ましい。
【0031】次に図7、及び図8を用いて具体的な出力利得特性の設定について説明する。ここでは、簡単のため、バイカッド3段の6次の特性について述べる。図7は、従来の構成のイコライザフィルタの出力利得特性を示し、バイカッドA74、バイカッドB72、バイカッドC73、に対し、それぞれの特性周波数をω1−75、ω2−76、ω3−77、とする。この場合、バイカッドA+B+C74のピーク特性は、バイカッドAのみの特性で決まるため、ピーク前後の特性は、任意に設定することができなかった。図8は本発明の構成のイコライザフィルタの出力利得特性を示したもので、バイカッドA80、バイカッドB81、バイカッドC82、に対し、それぞれの特性周波数をω1−84、ω2−85、ω3−86、とする。この場合、バイカッドA+B+C74のピーク特性は、それぞれの特性の比で決まるため、例えば、バイカッドAとBのKの比を変化させることにより、ピーク前後の特性を変化させることができる。また、同じピーク利得を得るための、それぞれのバイカッド当たりのKの値は小さくすることができる。また、高周波の減衰特性の傾きも変化させることができる。
【0032】またこの時、Kの値を変化させても、位相特性は変わらないため、群遅延特性は変化しない。
【0033】
【発明の効果】本発明によれば、再生マージン向上のために、イコライザフィルタ特性のピーク付近の特性を任意に設定したり、高周波減衰域の減衰特性を任意に設定したりし、群遅延特性を変化させることなく、入力される信号の変化にたいして最適化したり、システムに応じて、汎用性を持たせるイコライザフィルタ制御方式を実現することができる。さらに、イコライザフィルタ特性を設定する増幅回路の利得を小さくし、より大きなピーク特性を得るイコライザフィルタ制御方式を実現することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013