米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−196705
公開日 平成6年(1994)7月15日
出願番号 特願平4−344469
出願日 平成4年(1992)12月24日
代理人 【弁理士】
【氏名又は名称】武 顕次郎
発明者 清水 喜輝 / 菅原 良孝 / 安田 保道 / 中野 安紀
要約 目的
IGBTとダイオードとの一体化を計るとともに、IGBTに生じる電流集中をなくすようにした逆導通型IGBTを提供する。

構成
基体1と、基体1の第1主表面に設けたベース層2と、その中に設けたソース層3と、基体1の第2主表面に設けたコレクタ層4と、相隣れるソース層3間に橋絡配置された絶縁ゲート電極5と、ソース層3及びベース層2に接触し、絶縁ゲート電極5の外側に設けたソース電極7と、コレクタ層4の表面に設けたコレクタ電極8からなるIGBT、及び、相隣れるベース層2間に設けたエミッタ層9と、コレクタ層4間に設けたコレクタ短絡層10と、エミッタ層4の表面に設けたソース電極7と、コレクタ短絡層10の表面に設けたコレクタ電極8からなるダイオードにより単位セルが構成され、単位セルが基体1内に順に配置形成される。
特許請求の範囲
【請求項1】 一対の主表面を有し、低不純物濃度の第1導電型の基体と、前記基体の第1主表面に形成された第2導電型のベース層と、前記ベース層内に形成された第1導電型のソース層と、前記基体の第2主表面に形成された第2導電型のコレクタ層と、相隣れる2つのソース層間に橋絡配置され、周囲と絶縁された絶縁ゲート電極と、前記ソース層及びベース層に接触するとともに、前記絶縁ゲート電極の外側に配置形成されたソース電極と、前記コレクタ層の表面に形成されたコレクタ電極とからなる絶縁ゲートバイポーラトランジスタ、及び、前記絶縁ゲート電極の非設置領域における相隣れる2つのベース層間に形成され、前記ベース層よりも薄い低不純物濃度の第2導電型のエミッタ層と、前記第2主表面における前記コレクタ層間に形成された第1導電型のコレクタ短絡層と、前記エミッタ層の表面に形成されたソース電極と、前記コレクタ短絡層の表面に形成されたコレクタ電極とからなるダイオードにより単位セルが構成され、前記単位セルが前記基体内に順に配置形成されていることを特徴とする逆導通型絶縁ゲートバイポーラトランジスタ。
【請求項2】 前記エミッタ層は、前記相隣れる2つのベース層の横方向拡散の重なりによって形成したことを特徴とする請求項1記載の逆導通型絶縁ゲートバイポーラトランジスタ。
【請求項3】 前記エミッタ層を形成する代わりに、前記エミッタ層形成部分のソース電極を前記基体に接触させ、そこにショットキバリアを形成したことを特徴とする請求項1記載の逆導通型絶縁ゲートバイポーラトランジスタ。
【請求項4】 前記基体と前記コレクタ層間に、前記基体より高不純物濃度の第1導電型のコレクタバッファ層を設けたことを特徴とする請求項1乃至3のいずれかに記載の逆導通型絶縁ゲートバイポーラトランジスタ。
【請求項5】 前記エミッタ層は、キャリア濃度が1×1014/cm2 以下であって、その厚さが100Å乃至100nmの範囲にあることを特徴とする請求項1に記載の逆導通型絶縁ゲートバイポーラトランジスタ。
【請求項6】 以下の各工程からなることを特徴とする逆導通型絶縁ゲートバイポーラトランジスタの製造方法。
1.第1及び第2主表面を有し、低不純物濃度の第1導電型の基体の前記第2主表面に部分的に第1導電型の不純物を導入して高不純物濃度のコレクタ短絡層を形成する工程、2.前記第2主表面に第2導電型の不純物を導入してコレクタ層を形成する工程、3.前記第1主表面に絶縁物を介して部分的にゲート電極を形成する工程、4.前記第1主表面に選択的に第1導電型の不純物を打ち込んで高不純物濃度のベース層を形成する工程、5.前記ベース層内に高不純物濃度の第1導電型のソース層を形成する工程、6.前記第1主表面に絶縁膜を被着させ、続いて、前記ベース層及びソース層と接触する部分の前記絶縁膜を開口する工程、7.前記第1主表面にソース電極を加熱被着させるとともに、その加熱被着時にソース電極に直接接触する基体内にエミッタ層を形成する工程、8.前記第2主表面にコレクタ電極を被着させる工程。
【請求項7】 前記エミッタ層のキャリア濃度を1×1014/cm2 以下にし、かつ、その厚さを100Å乃至100nmの範囲になるように形成したことを特徴とする請求項6に記載の逆導通型絶縁ゲートバイポーラトランジスタの製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法に係わり、特に、絶縁ゲートバイポーラトランジスタ(以下、これをIGBTという)と逆並列接続ダイオードをセル単位で一体化した逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法に関する。
【0002】
【従来の技術】一般に、制御端子に供給されるスイッチング制御信号の極性に応じて、負荷電流をオン、オフさせることができる半導体開閉素子としては、バイポーラトランジスタや絶縁ゲート電界効果トランジスタ(以下、これをMOSFETという)等のスイッチング素子が知られている。ところがこれらのスイッチング素子は、スイッチング動作を行う際に、それぞれ動作上で長所と短所とを有しており、例えば、高電圧で、大電流のスイッチング制御を行う場合には、そのオン時の抵抗損失の比較的小さなバイポーラトランジスタが適しており、一方、高周波スイッチング動作を行う場合にはスイッチング速度の速いMOSFETが適している。
【0003】また、近年においては、バイポーラトランジスタにおけるオン時の低抵抗特性と、MOSFETにおける高速スイッチング動作特性とを兼ね備えたものとしてIGBTが開発され、このIGBTは種々の分野において急速に使用されるようになってきた。
【0004】このIGBTは、インバータ回路等に使用される場合、通常、逆並列接続ダイオード、いわゆるフリーホイルダイオードと組み合わせて使用されることが多く、しかも、IGBTと逆並列接続ダイオードとは同一半導体チップ内に形成された構造のものである。この場合、IGBTと逆並列接続ダイオードとを組み合わせた逆導通型絶縁ゲートバイポーラトランジスタ(以下、これを逆導通型IGBTという)は、例えば、特開昭62ー109365号(前者という)に開示されている。また、MOSFETとダイオードを逆並列に一体化した構造は、例えば、特開平2ー45434号(後者という)に開示されている。
【0005】ところで、前者に開示の逆導通型IGBTの構成は、IGBT部分が、絶縁ゲート電極の下方に設けたn、p+の2層部及びp、n+、p+の3層部からなり、しかも、コレクタ層をベース層の下方全面に形成せずに、絶縁ゲート電極の下方のみに設け、その他の部分にn+短絡層を形成したものであり、また、ダイオード部分が、IGBTのp層(pウエル層)をダイオードのpエミッタ層として利用し、pエミッタ層、nベース層、n+エミッタ層からなる(P+)−(n)−(n+)の3層構造からなるものである。一方、後者に開示の逆導通型MOSFETの構成は、構造的に前者に開示の逆導通型IGBTに類似のものであるが、前者に開示の逆導通型IGBTと異なる点は、MOSFETのp層(pウエル層)をダイオードのpエミッタ層として利用しておらず、前記p層(pウエル層)よりも薄い低不純物濃度のpエミッタ層を新たに設けている点である。
【0006】
【発明が解決しようとする課題】しかしながら、前記開示になる逆導通型IGBTは、そのダイオード部分が、いわゆるPINダイオードとして広く知られている構造のものである。そして、このPINダイオードは、高不純物濃度のpn接合部を有しているため、高速化を計るために、金(Au)等の重金属ドーピングや放射線照射等を行い、キャリヤのライフタイムを短縮する必要がある。ところが、前記PINダイオードを、ライフタイム・キラーを用いて高速化を計れば、ターンオン電圧の増大や高温による洩れ電流の増大等をもたらし、動作上不都合を生じることになる。
【0007】また、前記開示になる逆導通型IGBTは、その中のIGBTとダイオードとのライフタイムの最適値が必ずしも一致しないため、IGBTとダイオードの特性を同時に満足させることが難しく、しかも、ダイオードを導通させた後に、逆導通型IGBTに印加される電圧の極性が反転し、IGBTのアノード側に正、カソード側に負の電圧が印加されると、ゲート電圧の印加がない場合においても、逆導通型IGBTの内部に残留しているキャリヤにより、n+ソース層、pベース層、nードリフト層、p+エミッタ層からなる寄生サイリスタが誤動作する、即ち、ラッチアップする可能性が大きくなる。
【0008】このように、前記開示になる逆導通型IGBTは、高速動作可能なダイオードを得た上に、IGBTとダイオードとを一体化することが難しいという問題を有するものである。
【0009】一方、IGBTとダイオードを同一チップ内に各領域に分けて形成配置し、IGBTとダイオードを一体化した構造のものは、例えば、特開昭61ー15370号によって既に提案されているが、この構造のものも、以下に述べるような点が解決されていないものである。
【0010】即ち、GTO(ゲートターンオフサイリスタ)等のバイポーラ素子は、オン電圧の温度係数が負、即ち、温度が高くなればなる程、オン電圧は低くなるという性質があり、一方、電力用MOSFET等のユニポーラ素子は、オン電圧の温度係数が正、即ち、高温になればなる程、オン電圧は高くなるという性質がある。こうした性質の相違から、バイポーラ素子においては、電流集中が起こり易く、当該素子を並列動作させることが難しいのに対し、ユニポーラ素子においては、電流集中が起こり難く、当該素子を並列動作させることが容易であるという特性を備えているものである。この場合、IGBTは、バイポーラ素子とユニポーラ素子の中間の特性を有するものであるが、IGBTの構造や使用時の電流密度如何によっては、電流集中が無視できない程大きくなる場合もあり、前記提案によるものも、IGBTの各セル間においては、前述のような理由から、それらセル間に電流集中を生じる懸念があるものである。
【0011】本発明は、前記各問題点を除去するものであって、その目的は、IGBTとダイオードとの一体化を計るとともに、IGBTに生じる電流集中をなくすようにした逆導通型IGBTを提供することにある。
【0012】また、本発明の他の目的は、IGBTとダイオードとを一体化し、かつ、IGBTに電流集中を生じない逆導通型IGBTを、通常の手段を用いて容易に製造できる逆導通型IGBTの製造方法を提供することにある。
【0013】
【課題を解決するための手段】前記目的の達成のために、本発明は、一対の主表面を有し、低不純物濃度の第1導電型の基体と、前記基体の第1主表面に形成された第2導電型のベース層と、前記ベース層内に形成された第1導電型のソース層と、前記基体の第2主表面に形成された第2導電型のコレクタ層と、相隣れる2つのソース層間に橋絡配置され、周囲と絶縁された絶縁ゲート電極と、前記ソース層及びベース層に接触するとともに、前記絶縁ゲート電極の外側に配置形成されたソース電極と、前記コレクタ層の表面に形成されたコレクタ電極とからなるIGBT、及び、前記絶縁ゲート電極の非設置領域における相隣れる2つのベース層間に形成され、前記ベース層よりも薄い低不純物濃度の第2導電型のエミッタ層と、前記第2主表面における前記コレクタ層間に形成された第1導電型のコレクタ短絡層と、前記エミッタ層の表面に形成されたソース電極と、前記コレクタ短絡層の表面に形成されたコレクタ電極とからなるダイオードにより単位セルが構成され、前記単位セルが前記基体内に順に配置形成されている第1の手段を備える。
【0014】また、前記他の目的の達成のために、本発明は、1.第1及び第2主表面を有し、低不純物濃度の第1導電型の基体の前記第2主表面に部分的に第1導電型の不純物を導入して高不純物濃度のコレクタ短絡層を形成する工程、2.前記第2主表面に第2導電型の不純物を導入してコレクタ層を形成する工程、3.前記第1主表面に絶縁物を介して部分的にゲート電極を形成する工程、4.前記第1主表面に選択的に第1導電型の不純物を打ち込んで高不純物濃度のベース層を形成する工程、5.前記ベース層内に高不純物濃度の第1導電型のソース層を形成する工程、6.前記第1主表面に絶縁膜を被着させ、続いて、前記ベース層及びソース層と接触する部分の前記絶縁膜を開口する工程、7.前記第1主表面にソース電極を被着させるとともに、その加熱被着時にソース電極に直接接触する基体内にエミッタ層を形成する工程、8.前記第2主表面にコレクタ電極を被着させる工程を順に経て逆導通型IGBTを得るようにした第2の手段を備える。
【0015】
【作用】前記第1の手段によれば、この逆導通型IGBTは、IGBTとダイオードの各構成を、互いに独立に設定することができるので、IGBTとダイオードについてそれぞれ最適な動作特性を持たせるようにすることができる。また、この逆導通型IGBTは、ダイオード導通時におけるキャリヤ濃度を、従来のこの種のダイオードに比べて小さくすることができるので、IGBTとダイオードとの間の相互干渉をきわめて少なくすることができる。さらに、この逆導通型IGBTは、IGBTとダイオードとを単位セル毎にそれぞれ一体化するように構成しているので、素子としての面積利用率を高めることができるとともに、電流分布が均一になるダイオードがIGBTの電流集中を緩和する働きがあり、素子面内における温度分布が均一化されて、電流集中による素子破壊を抑えることができる。その他、この逆導通型IGBTは、IGBTにおけるコレクタ短絡層がダイオードのエミッタ層を兼ねた構成であるので、IGBTとダイオードとを個別に構成し、それらを組み合わせた構造のもの比べ、素子面積を小さくすることができる。
【0016】前記第2の手段によれば、この逆導通型IGBTを得る場合に、通常の手段を順に用いるだけであって、IGBTとダイオードとを一体化させ、かつ、IGBTに電流集中を生じない逆導通型IGBTを容易に製造することができる。
【0017】
【実施例】以下、本発明を実施例を図面を用いて詳細に説明する。
【0018】図1は、本発明による逆導通型IGBTの第1の実施例を示す構造図であり、図1(a)はその縦断面図、同図(b)はその平面図である。
【0019】図1(a)及び(b)において、1は一方導電型(例えば、n型)の低不純物濃度の基体(n−ドリフト層)、2は他方導電型(例えば、p型)のベース層、3は一方導電型(例えば、n型)の高不純物濃度のソース層、4は他方導電型(例えば、p型)の高不純物濃度のコレクタ層、5は絶縁ゲート電極、6はゲート電極絶縁層、7はソース電極、8はコレクタ電極、9は他方導電型(例えば、p型)の低不純物濃度のエミッタ層、10は一方導電型の(例えば、n型)の高不純物濃度のコレクタ短絡層、11はIGBTチャネル、12はダイオードチャネル、13はMOS領域チャネルである。
【0020】そして、基体1は、第1及び第2の主表面を有し、その第1の主表面に所定間隔を置いてベース層2が形成され、それらベース層2の中の中央部分にソース層3が形成される。1つのベース層2とそれに隣合う他のベース層2を橋絡するように絶縁ゲート電極5が設けられ、この絶縁ゲート電極5の周囲はゲート電極絶縁層6により隣接部材と電気的に絶縁されている。絶縁ゲート電極5の外側にソース電極7が形成され、このソース電極7の両端部はベース層2とソース層3に導電接触している。絶縁ゲート電極5の下側の基体1の表面にIGBTチャネル11が形成され、ベース層2からソース層3を経てIGBTチャネル11に到る部分にMOS領域チャネル13が形成される。基体1の第2の主表面の絶縁ゲート電極5に略対向する位置にコレクタ層4が設けられ、このコレクタ層4の外側にコレクタ電極8が形成される。以上の構成によりIGBTが形成される。
【0021】また、基体1の第1の主表面における絶縁ゲート電極5の橋絡されていない1つのベース層2とそれに隣合う他のベース層2との間にエミッタ層9が形成され、そのエミッタ層9の外側にソース電極7が形成され、エミッタ層9の基体1側にダイオードチャネル12が形成される。基体1の第2の主表面におけるコレクタ層4間にはコレクタ短絡層10が形成され、そのコレクタ短絡層10の外側にコレクタ電極8が形成される。以上の構成によりダイオードが形成される。
【0022】さらに、平面的には、図1(b)に示すように、MOS領域チャネル13が細長い楕円形状を有するように構成され、そのMOS領域チャネル13内にソース層3が設けられる。1つのMOS領域チャネル13と隣接するMOS領域チャネル13間にエミッタ層9(及びダイオードチャネル12)が形成され、前記2つのMOS領域チャネル13とエミッタ層9(及びダイオードチャネル12)からなる部分は、1つのIGBTとダイオードとからなる単位セルを構成している。これら単位セルは、ストライプ状に、基体1内に順に一体化形成されているものである。
【0023】前記構成において、エミッタ層9及びベース層2の横方向拡散領域におけるアノード側の投影部には、コレクタ短絡層10が形成配置され、ダイオードの両エミッタ層を結ぶ線と電界の方向とが一致するように構成されているので、ダイオードのオン電圧を最も低くすることができる。また、前記構成においては、ダイオードのエミッタ層9とIGBTチャネル11が分かれている、特に、エミッタ層9とIGBTチャネル11とがソース層3を隔てて離れているので、ダイオードとIGBTとの相互干渉をこれまでのこの種の素子に比べて大幅に低減させることができる。さらに、ダイオードのエミッタ層9の不純物総量をこれまでのこの種の素子に比べて少なくすることができるので、基体1内に存在する過剰キャリア濃度は少なくなり、ダイオードとIGBTとの相互干渉を一層少なくすることができる。この他に、IGBTとダイオードを一体化した場合の面積利用率を最大とすることができる。
【0024】ところで、前記各単位セルは、前述のように、基体1内に順に並置されているものであるが、ベース層2は、IGBTのMOS領域チャネル13を形成するベース層として働くとともに、ダイオードチャネル12を形成する深い高不純物濃度層として働く。高不純物濃度のコレクタ短絡層10は、pエミッタ層9とともに、ダイオードのコレクタ側のエミッタ層としての働きも有し、IGBTのコレクタ層4と基体1とによって形成されるpn接合をコレクタ電極8側に電気的に短絡させる機能を有している。このため、IGBTとダイオードとをそれぞれ独立に形成した場合に比べて、素子全体の面積の縮小を図ることが可能になる。
【0025】ここで、本実施例におけるIGBT及びダイオードの各部の寸法及び特性の一例を挙げると、IGBTチャネル11の幅は17μm、ダイオードチャネル12の幅は5μmである。また、基体1の部分は、抵抗率が30Ω・cm、厚さが50μmであり、ベース層2は、表面濃度が5×1018個/cm3 、厚さが5μmであり、ソース層3は、表面濃度が5×1020個/cm3 、厚さが1.5μmであり、コレクタ層4は、表面濃度が3×1018個/cm3 、厚さが20μmであり、コレクタ短絡層10は、表面濃度が5×1020個/cm3 、厚さが25μmである。さらに、平面パターンの寸法は、図1(b)に示されたゲート長lは25μmであり、ゲート幅wは2000μmである。
【0026】続いて、図2乃至図6は、本発明による逆導通型IGBTの製造方法の実施例を示す構成図である。
【0027】図2乃至図6において、図1に示された構成要素と同じ構成要素には同じ符号を付けている。
【0028】以下、図2乃至図6に基づいて前記逆導通型IGBTの製造方法について説明する。
【0029】まず、図2に示すように、n型不純物、例えばリンを含んだ低不純物濃度の基体(n−ドリフト層)1を用意し、その基体1の第2の主表面にさらにn型不純物、例えばリンを既知の選択拡散技術を用いてコレクタ短絡層10を形成する。
【0030】次に、図3に示すように、基体1の第2の主表面にp型不純物、例えばボロンを投射挿入し、同じく既知の選択拡散技術を用いてコレクタ短絡層10よりも低不純物濃度のコレクタ層4を形成する。この場合、p型不純物、例えば、ボロンを第2の主表面全体に投射挿入しても、先に形成したコレクタ短絡層10の方が高不純物濃度であるため、コレクタ層4はコレクタ短絡層10の存在しない領域に選択的に形成される。
【0031】次いで、図4に示すように、基体1の第1の主表面に適宜間隔をおいて、ゲート電極絶縁層6を介して多結晶シリコンからなる絶縁ゲート電極5を形成し、この絶縁ゲート電極5の形成後に、第1の主表面にp型不純物、例えばボロンを絶縁ゲート電極5の両端部分に選択的に打ち込みを行い、ベース層2を形成する。
【0032】続いて、図5に示すように、絶縁ゲート電極5及びレジストをマスクとして、ベース層2の中にn型不純物、例えばリンを打ち込み、高不純物濃度のソース層3を選択的に形成する。
【0033】次に、図6に示すように、絶縁ゲート電極5の周辺部分にゲート電極絶縁層6を被着させ、そのゲート電極絶縁層6におけるソース層3及びベース層2のコンタクト部分を開口し、その後に、第1の主表面の全体にシリコンを含有するアルミニウムを、例えばスパッタ法等により被着させ、さらに、その被着部分を430乃至577℃の範囲で熱処理することによってソース電極7を形成させる。このとき、ソース電極7は、高不純物濃度のソース層3及びベース層2とオーミック接触し、また、ソース電極7が基体1と接触するダイオードチャネル12の部分にアルミニウムが拡散し、100nm程度の極めて薄いp型導電層、即ち、低不純物濃度のエミッタ層9が形成され、ソース電極7とエミッタ層9の界面にショットキバリアが形成される。一方、前述の場合と同様に、第2の主表面の全体にシリコンを含有するアルミニウム膜をスパッタ法等により被着させ、その被着部分を430乃至577℃の範囲で熱処理することによってコレクタ電極8を形成する。このコレクタ電極8の形成時に、コレクタ層4の表面は高不純物濃度であるため、コレクタ電極8とコレクタ層4はオーミック接触になる。
【0034】ここにおいて、低不純物濃度のエミッタ層9は、キャリア濃度が1×1014/cm2 以下であって、その厚さが100Å乃至100nmの範囲にあることが望ましい。
【0035】その理由は、キャリア濃度が1×1014cm2 以上になると、エミッタ層9とソース電極7がオーミック接触に近づき、しかも、エミッタ層9が高不純物濃度になるので、エミッタ層9から基体1にホールが注入され易くなり、少数キャリアであるホール蓄積効果によりダイオードのリカバリ特性の高速度動作特性が損なわれることになる。
【0036】また、ショットキバリア界面に、例えばワイアボンディングにおける欠陥が生じると、逆バイアス時に電子が前記欠陥に生じた再結合中心に流れ込み、漏れ電流が増えて、結果として耐圧の低下が生じるようになる。この場合、エミッタ層9の厚さをある程度厚く選ぶようにすれば、電子が前記欠陥にトンネル電流等により遷移する確率が格段に小さくなる。このときのエミッタ層9の厚さの最小限界は概ね100Å程度であり、従って、エミッタ層9の厚さを100Å以上に選べば、漏れ電流が少なくなり、ダイオードの高耐圧化を図ることができる。しかも、エミッタ層9とソース電極7との間にショットキバリアが形成されているので、pn接合による空乏層がソース電極7までパンチスルーを起こしても、耐圧の劣化が生じないという利点を有する。一方、エミッタ層9の厚さを必要以上に厚くすると、エミッタ層9内の不純物総量が増大し、基体1へのホールの注入が増加するため、ダイオードの高速度動作特性が損なわれる。この際、前述の温度430乃至577℃の範囲における熱処理によって得られるエミッタ層9の厚さは、100nm程度であり、この100nm以下であれば、ダイオードの高速度動作特性が損なわれることがない。
【0037】次いで、図7は、本発明に係わる逆導電型IGBTの第2の実施例を示す構造図であり、図7(a)はその断面斜視図、同図(b)はその上面図である。
【0038】図7(a)及び(b)において、14は一方導電型の(例えば、n型)の高不純物濃度のコレクタバッファ層であり、その他、図1に示された構成要素と同じ構成要素には同じ符号を付けている。
【0039】そして、本実施例と前述の第1の実施例との違いは、第1の実施例が、細長い楕円形状のMOS領域チャネル13を有し、単位セルがそれぞれストライプ状に形成されているのに対し、本実施例が、円形のMOS領域チャネル13(図7の斜線を施した部分)を有し、単位セルがそれぞれ同じく円形に形成されている点、及び、第1の実施例が、各コレクタ層4間にコレクタ短絡層10を形成したものであるのに対し、本実施例が、各コレクタ層4間とコレクタ層4の基体1側背面にコレクタバッファ層14を形成したものである点だけであって、その他、本実施例と第1の実施例との間には構成上の差異はない。
【0040】本実施例の機能は、本質的に前述の第1の実施例の機能とほぼ同じであるが、本実施例の円形形状の単位セルにおいて、MOS領域チャネル13以外の部分はダイオード形成領域になっており、MOS領域チャネル13の形状を円形にすることにより、MOS領域チャネル13部分の抵抗を小さくできるので、前述の第1の実施例におけるストライプ状のものに比べ、単位面積当りの電流を大きくすることができるという利点がある。
【0041】続いて、図8は、本発明に係わる逆導電型IGBTの第3の実施例を示す構造図であり、図8(a)はその断面斜視図、同図(b)はその上面図である。
【0042】図8(a)及び(b)において、図7に示された構成要素と同じ構成要素には同じ符号を付けている。
【0043】そして、本実施例と前述の第2の実施例との違いは、第2の実施例が、円形状の単位セルの外側部分にダイオード領域が形成されているのに対し、本実施例が、それとは逆に、円形状の単位セルの中心部分にダイオード領域が形成されている点だけであって、その他、本実施例と第2の実施例との間に構成上の差異はない。
【0044】本実施例の構成にすれば、前述の第2の実施例のものに比べ、MOS領域チャネル13の抵抗をさらに小さくすることができるという利点がある。この場合、単位セルの構造としてどのような形状のものを選択するかは、IGBTや逆並列ダイオードに流れる電流の比等の使用条件により決めることができる。
【0045】また、図9は、本発明に係わる逆導電型IGBTの第4の実施例を示す構造図である。
【0046】図9において、図1に示された構成要素と同じ構成要素には同じ符号を付けている。
【0047】そして、本実施例は、ダイオードのエミッタ層9を形成する場合に、第1の実施例のように、単独に不純物の打ち込み等の手段を用いて形成するのではなく、互いに隣接する2つのベース層2における横方向不純物拡散を利用して形成した点に違いがあるだけであって、その他、本実施例と第1の実施例との間に構成上の差異はない。
【0048】本実施例の構成にすれば、横方向不純物拡散による不純物層の重なりにより、低濃度の接合を形成することができ、かつ、空乏層のピンチオフ効果により逆方向耐圧を十分に確保することができる。
【0049】さらに、図10は、本発明に係わる逆導電型IGBTの第5の実施例を示す構造図である。
【0050】図10において、15はショットキバリアであり、その他、図1に示された構成要素と同じ構成要素には同じ符号を付けている。
【0051】そして、本実施例は、ダイオードのエミッタ層9を形成する場合に、第1の実施例のように、単独に不純物の打ち込み等の手段を用いて形成するのではなく、基体1とソース電極7間にショットキバリヤ15だけを形成した点に違いがあるだけであって、その他、本実施例と第1の実施例との間に構成上の差異はない。
【0052】本実施例の構成にすれば、ダイオードの高速度動作特性を高めることができるとともに、互いに隣接するベース層2間の距離を狭めることにより、リーク電流の低減を図ることができるものである。
【0053】以上の各実施例においては、第1の導電型としてn型、第2の導電型としてp型であるnチャネル型逆導通型IGBTについて説明したが、前記導電型としては前述のものに限られるものではなく、第1の導電型としてp型、第2の導電型としてn型であるpチャネル型逆導通型IGBTにおいても、前述のものと同様な特性が得られることは明らかである。
【0054】
【発明の効果】以上説明したように、本発明によれば、IGBTと逆並列ダイオードとを単位セルの形で基体1内に一体化構成するようにしたので、基体1内にある前記セル間の特性のばらつきによる電流集中を緩和させ、素子の耐破壊限界を向上させることができるとともに、素子の面積利用率を向上させ、同一面積に対して、より大きな電流を流すことが可能な逆導通型絶縁ゲートバイポーラトランジスタが得られるという効果がある。
【0055】また、本発明によれば、IGBTとダイオードとを一体化し、かつ、IGBTに電流集中を生じない逆導通型IGBTを、通常の手段を用いて容易に製造することができるという効果もある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013