米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体集積回路装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−196630
公開日 平成6年(1994)7月15日
出願番号 特願平4−346612
出願日 平成4年(1992)12月25日
代理人 【弁理士】
【氏名又は名称】武 顕次郎
発明者 運天 伸宜 / 須田 晃一 / 宮崎 英樹
要約 目的
最小限のチップサイズで、相互干渉、ノイズによる誤動作を防止することのできる、電力変換装置等の駆動装置に使用して好適な半導体集積回路装置を得る。

構成
電力変換装置は、各相の上アーム駆動回路、下アーム駆動回路等が誘電体分離半導体基板の各半導体島に形成されて構成される。本発明は、各島間の境界部の誘電体分離基板の支持体となるポリシリコン露出部22に、金属配線24とコンタクト25とを設けて、ポリシリコンの電位をGNDまたは一定電位に固定する。装置の動作により生じる電圧変動によって発生したノイズは、ポリシリコンのGNDまたは一定電位により吸収され、これにより、上下アーム駆動回路間、及び、上アーム駆動回路相間の相互干渉、ノイズによる誤動作が防止される。
特許請求の範囲
【請求項1】 上アームと下アームとを構成するスイッチング素子を駆動する駆動回路が誘電体分離基板内の複数の半導体島に形成されて構成される半導体集積回路装置において、前記半導体島相互間に露出する半導体島の支持体であるポリシリコンの露出部の少なくとも1か所にコンタクトを設け、これにより、ポリシリコンの電位をGNDまたは一定電位に固定したことを特徴とする半導体集積回路装置。
【請求項2】 前記コンタクトは、ポリシリコンの表面に設けられたn形またはp形の高濃度不純物半導体層を介して、ポリシリコンとGNDまたは一定電位に接続された金属配線とを接続するものであることを特徴とする請求項1記載の半導体集積回路装置。
【請求項3】 上アームと下アームとを構成するスイッチング素子を駆動する駆動回路が誘電体分離基板内の複数の半導体島に形成されて構成される半導体集積回路装置において、前記半導体島相互間に露出する半導体島の支持体であるポリシリコンの露出部の少なくとも1か所にコンタクトを設け、前記コンタクトが設けられる露出部を、他の露出部より幅を広く帯状とし、前記コンタクトにより、ポリシリコンの電位をGNDまたは一定電位に固定したことを特徴とする半導体集積回路装置。
【請求項4】 上アームと下アームとを構成するスイッチング素子を駆動する駆動回路が誘電体分離基板内の複数の半導体島に形成されて構成される半導体集積回路装置において、前記半導体島相互間に露出する半導体島の支持体であるポリシリコンの露出部に金属配線を施すと共に、少なくとも1ヵ所にコンタクトを設け、これにより、ポリシリコンの電位をGNDまたは一定電位に固定したことを特徴とする半導体集積回路装置。
【請求項5】 前記コンタクトは、4つの半導体島の角部に設けられることを特徴とする請求項1ないし4のうち1記載の半導体集積回路装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、インバータ等の上下アームにスイッチング素子を使用する装置の駆動装置として使用して好適な半導体集積回路装置に係り、特に、インバータ駆動装置等において、大きな電圧変動が加わる上下アーム間、上アームの相間の相互干渉、ノイズによる誤動作を防止するために使用して好適な半導体集積回路装置に関する。
【0002】
【従来の技術】図6は従来技術を説明するスイッチング素子としてIGBTを使用する3相インバータの構成を示すブロック図である。図6において、1は主電源、2は上アームスイッチング素子、3〜5は下アームスイッチング素子、6〜8は上アーム駆動回路、9〜11は出力段素子、12はレベルシフト回路、13は下アーム駆動回路である。
【0003】一般に、インバータは、図6に示すように、例えば、商用電源のAC200Vを整流して得られる主電源1と、その端子間にトーテムポール接続(直列接続)された高圧側アーム(以下、上アームという)の電力用スイッチング素子2及び低圧側アーム(以下、下アームという)の電力用スイッチング素子3〜5による電力用スイッチング素子部と、これらを駆動する上アーム駆動回路6〜8、出力段素子9〜11、レベルシフト回路12、下アーム駆動回路13とを備えて構成されている。
【0004】前述において、電力用スイッチング素子は、IGBT、MOSFET等が使用され、駆動回路6〜8、13により駆動される。電力用スイッチング素子部は、商用電源AC200Vが整流された主電源1の端子間に、U、V、Wの3相分の上アームを構成する電力用スイッチング素子2と、下アームを構成するU、V、Wの3相分の電力用スイッチング素子5、4、3とがそれぞれトーテムポール接続されている。
【0005】そして、下アームを構成するスイッチング素子3〜5は、下アーム駆動回路13により駆動制御される。また、上アームを構成するスイッチング素子2は、基準電位に対して浮動状態で駆動されるため、レベルシフト回路12を介して低圧側回路である下アーム駆動回路13からのから駆動信号が伝達される高圧側回路であるU、V、Wの3相分の駆動回路6〜8、出力段素子9〜11により駆動される。
【0006】前述のインバータ装置は、その面積の縮小化と信号伝達の高速化とを図るため、上下アーム駆動回路6〜8、13、レベルシフト回路12、出力段素子9〜11のそれぞれを、モノリシック集積回路化して構成されている。
【0007】なお、この種インバータ装置に関する従来技術として、例えば、“The 4-th International Symposium on Power Semiconductor Devices & ICs 1992”における論文、‘500V Three Phase Inverter ICs Based on a New Dielectric Isolation Technique’ A.Nakagawa Toshiba R&D Center and (*)Semiconductor Group)、等としてに記載された技術が知られている。
【0008】前記従来技術によるインバータにおいて、モノリシック構成のインバータ駆動装置は、インバータがAC200Vを整流した主電源1で動作する場合、上アーム駆動回路6〜8及びこれらの駆動回路に対応する出力段素子9〜11と下アーム駆動回路13の間、及び、上アーム駆動回路6〜8の各相の間に最大400〜600Vの電圧差が生じるため、上アームの駆動回路と下アームの駆動回路とが別々の誘電体分離半導体島に、また、同様に、上アーム各相の駆動回路が別々の誘電体分離半導体島に形成されて構成されている。
【0009】しかし、このように構成される従来技術は、各半導体島間において、スイッチング時の電圧変化dv/dtによって、ノイズが発生することが考えられるが、このノイズの、下アーム駆動回路系のロジック、他の上アーム駆動回路の各相間に対する影響について充分考慮されていなかった。
【0010】
【発明が解決しようとする課題】前述した従来技術は、商用200V交流電源を整流した電源を使用する場合、インバータモジュール内で動作するインバータ駆動装置に、電源のリップル、電源の回生分の電圧、また、モジュール内の配線のインダクタンスによる跳ね上がり電圧等により、280V〜max600Vの電圧変動が加えられることのあるものである。
【0011】そして、駆動回路を1チップで構成したドライバーIC等により構成して使用する場合、上アームの駆動回路は、レベルシフト回路を介した信号により行われ、IGBT等の出力素子を駆動するという動作を行うものである。
【0012】図7は駆動回路を1チップで構成したドライバーICの構成の一部を示す誘電体分離基板の断面図である。
【0013】いま、例えば、U相下アームスイッチング素子5がオン状態、かつ、V相下アームスイッチング素子4がオンとなっている状態から、V相下アームスイッチング素子4のみがオフ状態に移るものとする。この場合、図7において、V相上アーム駆動回路が構成されている半導体島15の電位は、V相下アームスイッチング素子4がオフ状態かつV相上アームスイッチング素子がオン状態となるため、GNDまたは電源電位(15V)から急速に280V〜max600Vまで上昇することがある。
【0014】このとき、半導体島分離用酸化膜16の寄生容量Cと、この電位の上昇dv/dtとにより、Cdv/dtのノイズ電流が発生する。このノイズは、V相上アーム駆動回路単結晶島15以外の他の単結晶島に取り込まれると、これらの島内の駆動回路に影響を与える。
【0015】すなわち、前述の従来技術は、アームを構成するスイッチング素子の動作により、駆動回路が構成される単結晶島の電位が急速に変動し、この結果、駆動回路相互間に干渉、誤動作等を生じさせるという問題点を有している。
【0016】本発明の目的は、前記従来技術の問題点を解決し、最小限のチップサイズで、前述の相互干渉、ノイズによる誤動作を防止することのできるインバータ駆動装置等に使用して好適な半導体集積回路装置を提供することにある。
【0017】
【課題を解決するための手段】本発明によれば前記目的は、駆動回路等が構成されている誘電体分離半導体島を保持している基材であり、誘電体分離半導体島相互間の電位が浮動であるポリシリコン部分の電位を固定し、この電位によりノイズを吸収することにより達成される。
【0018】すなわち、前記目的は、上下アームを構成するスイッチング素子の駆動回路が構成される誘電体分離半導体島相互間、上アームの異なる各相用の駆動回路が構成される誘電体分離半導体島相互間に、少なくとも1ヵ所のポリシリコンに対するコンタクト部を設け、このポリシリコン基板部を一定電位に固定することにより、あるいは、前記島相互間の島間隔を一定間隔で大きくし、この島間隔上に金属配線を施し、少なくとも1か所のコンタクトを設け、ポリシリコン基板部をGND、または、一定電位になるように配線して電位を固定することにより達成される。
【0019】
【作用】誘電体分離半導体島間にコンタクトを設け、その電位をGNDまたは一定電位に固定することによって、大きな電圧変動により発生したノイズが、島分離用酸化膜を経由してポリシリコン基板部を介して他の半導体島に流れようとするとき、このノイズを吸収することができる。
【0020】これにより、本発明による半導体集積回路装置を使用してインバータの駆動を行った場合、上下アーム間、上アーム相間の相互干渉、ノイズによる誤動作を防止することができる。
【0021】
【実施例】以下、本発明による半導体集積回路装置の実施例を図面により詳細に説明する。
【0022】図1は本発明の実施例によるモノリシック構成のインバータ駆動装置の機能別配置を示す図である。この本発明の実施例は、図6により説明した従来技術によるインバータの駆動装置部分を本発明によりモノリシック化して構成した例である。図2は図1のA部を拡大して示す本発明の第1の実施例を説明する図、図3は図2のB−B断面図である。図1〜図3において、18〜20は上アーム3相分の駆動回路6〜8とその出力段素子9〜11のそれぞれが構成されている半導体島、21は下アーム駆動回路の出力段素子、22は上アーム駆動回路と下アーム駆動回路とを構成している誘電体分離半導体島相互間、及び、上アーム各相の駆動回路及び出力段素子を構成している誘電体分離半導体島相互間等のポリシリコン基板の露出部、24は金属配線、25はコンタクト、26は高濃度不純物半導体層、27はポリシリコン基板、16、17は酸化膜である。
【0023】図1に示す本発明の実施例によるインバータ駆動装置は、誘電体分離半導体基板に構成されており、上アーム3相分の駆動回路6〜8とその出力段素子9〜11のそれぞれが、各相毎に半導体島18〜20内に形成され、また、レベルシフト回路12、下アーム駆動回路13、下アーム出力段素子21がそれぞれ、他の半導体島内に形成されている。
【0024】そして、上アームのスイッチング素子に対する駆動回路等が形成されている半導体島相互間、及び、これらの半導体島と下アームのスイッチング素子に対する駆動回路等が形成されている半導体島との間に露出するポリシリコン基板の露出部22は、本発明によるコンタクトを設けるために他の分離部のポリシリコン基板の露出部よりも幅を広く帯状に設けられている。
【0025】このポリシリコン基板の露出部22には、図2、図3の拡大図及び断面図に示すように、GNDまたは一定電位に接続された金属配線24が設けられ、その少なくとも1か所にコンタクト25が設けられて、ポリシリコン基板27の電位がGNDまたは一定電位に固定されている。コンタクト25は、ポリシリコン基板上に設けたn形またはp形の高濃度半導体層26を介して、その上の金属配線24とポリシリコン基板27とを電気的に接続している。また、コンタクト25は、コンタクトの配線のカバレジ緩和のために、基板表面に設けられる保護用の酸化膜17に段差を設けて、その部分に金属配線24を形成して構成されている。
【0026】前述のように構成される本発明の第1の実施例が、商用200V交流電源を整流した主電源を持つインバータモジュール内で動作するインバータ駆動装置に適用された場合、すでに説明したように、電源のリップル、電源の回生分の電圧、モジュール内の配線のインダクタンスによる跳ね上がり電圧等により、各駆動回路等が形成されている半導体島には、最大400〜600Vの電圧変動が加わることがある。
【0027】例えば、図6において、U相下アームスイッチング素子5がオン状態、かつ、V相下アームスイッチング素子4がオン状態から、V相下アームスイッチング素子4のみがオフ状態に移る場合、図3において、U相上アーム駆動回路が形成されている半導体島18の電位がGNDまたは電源電位(15V)、かつ、V相下アーム駆動回路が形成されている半導体島の電位がGNDまたは電源電位の状態から、V相上アーム駆動回路が形成される半導体島19の電位は、急速に280V〜max600Vまで上昇することがある。このとき、各半導体島を分離している酸化膜16の寄生容量Cと、電圧の上昇分dv/dtとによりCdv/dtのノイズ電流が発生し、V相上アーム駆動回路が形成される半導体島19からポリシリコン基板27に流れ出てくる。
【0028】しかし、前述した本発明の実施例によれば、ポリシリコン基板27の電位がGNDまたは一定電位に固定されているので、ノイズ電流は、この電位に吸収されてU相上アーム駆動回路が形成されている半導体島18に取り込まれることがなく、相互干渉、誤動作を生じさせることを防止することができる。
【0029】同様に、このノイズ電流が、他の半導体島内の回路に影響を及ぼすことも防止することができる。
【0030】図4は本発明の第2の実施例を説明する図であり、図の符号は図2の場合と同一である。
【0031】この本発明の第2の実施例は、各半導体島を分離しているポリシリコン基板の露出部22上に沿って金属配線24を施した例である。
【0032】この実施例は、高電位差の生じる上アーム駆動回路の各相間の配線、上アーム駆動回路と下アーム駆動回路の配線が、ポリシリコン基板上の酸化膜17を介して寄生容量を生じさせる可能性があるので、この高電位差のある配線間の寄生容量を緩和するために、金属配線24をポリシリコン基板の露出部22上に沿って施し、その少なくとも1ヶ所にコンタクト25を設けたものである。
【0033】図5は本発明の第3の実施例を説明する図であり、コンタクト25を4つの半導体島の角部に設けた例である。
【0034】このように、コンタクト25を4つの半導体島の角部に設けることにより、コンタクト25設置のために幅広くとられていた半導体島間のポリシリコン基板の幅を小さくすることができ、チップ面積の縮小化を図ることができる。
【0035】また、コンタクト25は、酸化膜に、段差の形状が誘電体分離島の角部の中に入るような形状の段差28を設けて、金属配線24が半導体島の分離酸化膜にかかり絶縁耐圧が落ちないようにされている。
【0036】前述した本発明の各実施例において、コンタクト25は、必要に応じて複数個備えることができる。また、前述した本発明の実施例は、1つの半導体島内にモノリシックに駆動回路を構成するとしたが、本発明は、前述の半導体島内をさらに複数の半導体島を有する半導体島群として、この島群に駆動回路を構成するようにしてもよい。
【0037】また、前述した本発明の実施例は、本発明をインバータのスイッチング素子駆動用の回路に適用したものとして説明したが、本発明は、上下アームに電力用スイッチング素子を備える各種装置におけるスイッチング素子の駆動回路等に対しても適用することができる。
【0038】
【発明の効果】以上説明したように本発明によれば、上下アームに電力用スイッチング素子を備える電力変換装置等のスイッチング素子の駆動回路に使用して、駆動回路間、及び、上アームの素子の駆動回路の各相間の相互干渉、ノイズによる誤動作を防止し、安定な動作を行うことのできる半導体集積回路装置を提供することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013