米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−196451
公開日 平成6年(1994)7月15日
出願番号 特願平4−343798
出願日 平成4年(1992)12月24日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 高野 隆男 / 頼富 美文
要約 目的


構成
非晶質シリコン薄膜トランジスタ(a−Si・TFT)におけるプラズマCVD法で成膜したa−Si膜4をアイランド状に形成するエッチング工程において、F,Cl原子を含むハロゲンガスと2〜20容量%の範囲で添加したO2を混合したガスのプラズマ中でドライエッチングを行った。
特許請求の範囲
【請求項1】非晶質シリコン膜を、F,Cl原子を含む単一もしくは複数のハロゲンガスとO2を混合したガスのプラズマ中でドライエッチングすることを特徴とする非晶質シリコンのドライエッチング方法。
【請求項2】請求項1において、F,Cl原子を含む単一もしくは複数のハロゲンガスに対しO2を前記ハロゲンガスの2〜20容量%の範囲で添加して前記非晶質シリコン膜のエッチング断面を30〜60度の範囲のテーパ角をなす傾斜状に加工することを特徴とする非晶質シリコンのドライエッチング方法。
【請求項3】絶縁性基板の上に、ゲート電極,ゲート絶縁層,半導体層,ソース・ドレイン電極と順次積層する構造の薄膜トランジスタにおいて、ゲート絶縁層窒化シリコン膜上の半導体層非晶質シリコン膜のエッチングに、請求項1又は請求項2のドライエッチング方法を用いたことを特徴とする薄膜トランジスタの製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、液晶表示装置等のスイッチング素子に搭載される薄膜トランジスタ(Thin-Film Transistor,以下TFTと記す)の半導体活性層に用いる非晶質シリコン(Amorphous Silicon,以下a−Siと記す)のドライエッチング方法に関する。
【0002】
【従来の技術】a−Siは比較的低温で成膜できることから、安価なガラス基板上への膜形成が可能であり、液晶表示装置等に用いられるTFT等の半導体装置の半導体層として用いられている。
【0003】以下、a−Siを用いたTFT(以下、a−Si・TFTと記す)の一般的な構造を述べる。
【0004】図2に一般的なa−Si・TFTの断面図を示す。1はガラス基板等の絶縁性基板、2はゲート電極(例えばCr膜)、3はゲート絶縁層(例えば窒化シリコン膜、Silicon Nitride,以下SiN膜と記す)、4は半導体層(a−Si膜)、5は半導体層と上部金属電極(Al)とのオーミックコンタクトを得るためのリンをドーピングしたn形a−Si膜、6はソース電極(例えばAl膜)、7はドレイン電極(例えばAl膜)、8は表示画素電極(例えばインジウムと錫の酸化膜、Indium Tin Oxide,以下ITO膜と記す)をそれぞれ示す。
【0005】図2で示したゲート絶縁層SiN膜3、半導体層a−Si膜4、オーミックコンタクト層n形a−Si膜5は、プラズマCVD(Chemical Vapor Deposition)法により連続成膜し、通常のホトリソグラフィ工程とドライエッチング工程により、SiN膜3上のa−Si膜4とn形a−Si膜5をアイランド状に素子分離する。このときのドライエッチング工程には、特開平1−32627号に示されているようにエッチングガスとしてSF6とCCl4の混合ガスを用いる方法が知られている。
【0006】
【発明が解決しようとする課題】上記従来技術であるSF6とCCl4の混合ガスを用いたドライエッチングでは、半導体層a−Si膜4(n形a−Si膜5を含む)をアイランド状に形成したとき、その加工断面であるa−Si膜のテーパ角は75〜85度と急峻になり、その後アイランド状に形成された半導体層a−Si膜4の段差を乗り越えるソース・ドレイン電極6,7と、TFTを平面上に多数個配列し大画面の表示装置に用いるTFTマトリクス基板を作製するとき各ドレイン電極7を接続するドレインバスライン(ここでは図示していない)のa−Si膜4段差へのカバレッジが十分ではなくなり、断線および高抵抗化の原因となり、TFTマトリクス基板の歩留りが低下するという問題があった。
【0007】本発明の目的は、スパッタリング等で成膜する配線材料の非晶質シリコンアイランドへのカバレッジを良好とするために、ドライエッチング加工される非晶質シリコン膜のエッチング断面形状を緩やかとし、TFTのソース・ドレイン電極,ドレインバスラインの断線および高抵抗化による不良を発生させない非晶質シリコンのドライエッチング方法を提供することにある。
【0008】
【課題を解決するための手段】本発明は、上記目的を達成するために、TFTのa−Si膜4(n形a−Si膜5を含む)をアイランド状に形成するドライエッチング工程に、F,Cl原子を含む単一もしくは複数のハロゲンガスとO2を混合したガス、特にO2添加量を2〜20容量%の範囲としたガスを用いてドライエッチングしたものである。
【0009】
【作用】一般的にa−Si膜4をプラズマを用いたドライエッチング法でエッチングする場合、エッチングガスとしてF,Clを含むハロゲン系のガスを用いる。この場合Fラジカルはエッチング形態が等方性になる性質を有する反応種(Si+4FSiF4↑)として、Clは陽イオンとなり異方性を生じやすい性質を有する反応種(Si+4ClSiCl4↑)として働く。
【0010】上記ハロゲン系のガスにO2を添加すると、等方性の反応種であるFラジカルが増加する。また、a−Si膜4を所望の形状および寸法にパターニングするためにマスクとして使用するレジストをアッシングする。
【0011】図3にO2添加によってアッシングされるレジスト20の後退とa−Si膜4のエッチングの様子を示す。a−Si膜4のエッチングとレジスト20の後退が同時に行われ、a−Si膜4のテーパ角を30〜60度程度の緩やかな傾斜状に加工することができる。
【0012】ここで、O2の添加量が重要である。図4に単一もしくは複数のハロゲンガスへのO2の添加量とa−Si膜のテーパ角の関係を示す。図4でθ1はa−Siと下地膜SiNと接する部分のテーパ角、θ2はa−Si最上層とa−Siとレジストの接する部分の接線のテーパ角を示す。この結果O2の添加量は上記ハロゲンガスに対し2〜20容量%の範囲が望ましい。
【0013】O2の添加量が2容量%未満であると等方性の反応種であるFラジカルの増加効果とレジスト後退の効果が小さくa−Si膜4のテーパ角は60度より大きくなり、緩やかな傾斜に加工することはできない。
【0014】また、O2の添加量が20容量%を超えると図5に示すようなアンダーカットが生じてしまい、a−Si膜4を乗り越えるTFTのソース・ドレイン電極,ドレインバスラインの断線および高抵抗化による不良が発生する。
【0015】
【実施例】以下、本発明の一実施例を図1から図2により説明する。図1は本発明であるF,Cl原子を含む単一もしくは複数のハロゲンガスとO2の混合ガスでのエッチングを行う平行平板型反応性イオンエッチング装置の主要部を模式的に示した断面図である。
【0016】図1において、10はエッチング室、11はアノード電極、12は基板ステージとなるカソード電極、13はエッチングガスの導入管、14はガス排気口、15は高周波電源(13.56MHz)を示す。エッチングガスはエッチング室10外部に設置したガス供給系より流量調節器を通じてエッチング室に導入される。また、カソード電極12は試料の温度上昇を防止するために水冷する構造になっている。
【0017】本実施例で用いた混合ガスは、SF6:25sccm,CClF3:25sccm,O2:5sccmで、ガス圧力は30Pa、電力密度は0.5W/cm2である。エッチングはカソード電極12の上に基板16(TFTマトリクス基板)を設置し、混合ガスの高周波プラズマ中で実施した。図6に上記の条件でエッチングした場合のa−Si膜の加工断面を示す。このときのa−Si膜のテーパ角は40度であった。
【0018】本発明のドライエッチング方法を用いて、図2に示す構造のa−Si・TFTを平面上に多数個配列し大画面の表示装置に用いるa−Si・TFTマトリクス基板を、以下の手順で作製した。
【0019】(1)ガラス基板1上に、スパッタリング法によりCr膜を成膜し、通常のホトリソグラフィ工程と硝酸第2セリウムアンモニウムの水溶液によるエッチングによりゲート電極2を形成する。
【0020】(2)プラズマCVD法によりゲート絶縁層SiN膜3,半導体層a−Si膜4,オーミックコンタクト層n形a−Si膜5を連続成膜し、通常のホトリソグラフィ工程と本発明であるドライエッチング方法により、a−Si膜4(n形a−Si膜5を含む)をアイランド状に素子分離する。
【0021】(3)外部のドライバと接続するためのゲート配線端子部(ここでは図示していない)上のSiN膜3を通常のホトリソグラフィ工程とSF6を用いたドライエッチングにより除去する。
【0022】(4)スパッタリング法によりITO膜を成膜し、通常のホトリソグラフィ工程と塩酸・硝酸・水の混合液によるエッチングにより表示画素電極8を形成する。
【0023】(5)スパッタリング法によりAl膜を成膜し、通常のホトリソグラフィ工程とリン酸・酢酸・硝酸・水の混合液によるエッチングによりソース電極6,ドレイン電極7を形成する。
【0024】(6)ソース電極6,ドレイン電極7をマスクにTFTチャネル上のn形a−Si膜をCClF3を用いたドライエッチングにより除去する。
【0025】このようにして、a−Si・TFTマトリクス基板を作製することにより、本実施例では(2)のa−Si素子分離工程でa−Si膜4を緩やかなテーパ状に加工することができた(図7にa−Si膜40として図示)。
【0026】よって、a−Si膜4を乗り越えるソース・ドレイン電極,ドレインバスラインの断線および高抵抗化による不良を減らすことができ、a−Si・TFTマトリクス基板の歩留りを向上させることができた。
【0027】
【発明の効果】本発明によれば、a−Si・TFTマトリクス基板作製時のa−Si膜のドライエッチングにおいて、a−Si膜を30〜60度の範囲のテーパ角で加工でき、従来a−Si膜の加工断面が急峻であったために発生していたa−Si膜を乗り越えるTFTのソース・ドレイン電極,ドレインバスラインの断線および高抵抗化による不良を減らすことができ、a−Si・TFTマトリクス基板の歩留りを向上させる効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013