米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−188720
公開日 平成6年(1994)7月8日
出願番号 特願平4−338330
出願日 平成4年(1992)12月18日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 秋元 一泰
要約 目的
コレクタドットノードを含むECL回路の出力信号振幅を圧縮し、ECL回路を基本構成する高速論理集積回路装置等の高速化を推進する。

構成
少なくともその一方のコレクタが共通結合される複数対のトランジスタを含むECL回路において、高電位側の電源電圧すなわち回路の接地電位とコレクタドットノードXとの間に、ショットキーバリアダイオードSBD1からなるクランプ手段を設ける。これにより、コレクタドットノードXにおけるロウレベルを、ショットキーバリアダイオード特有の0.3V〜0.6V程度の比較的小さな順方向電圧によってクランプし、相応してECL回路の出力信号振幅を圧縮することができる。
特許請求の範囲
【請求項1】 互いに選択的にオン状態とされかつ少なくともその一方のコレクタが共通結合される複数対のトランジスタと、第1の電源電圧と上記トランジスタの共通結合されたコレクタとの間に設けられかつショットキーバリアダイオードからなるクランプ手段とを含むECL回路を具備することを特徴とする半導体装置。
【請求項2】 上記クランプ手段は、上記トランジスタの共通結合されたコレクタにおけるロウレベルを所定のレベルにクランプするためのものであることを特徴とする請求項1の半導体装置。
【請求項3】 上記ECL回路の出力信号は、差動出力信号とされるものであることを特徴とする請求項1又は請求項2の半導体装置。
発明の詳細な説明
【0001】
【産業上の利用分野】この発明は半導体装置に関し、例えば、ECL(Emitter Coupled Logic)回路を基本構成とする高速論理集積回路装置等に利用して特に有効な技術に関するものである。
【0002】
【従来の技術】選択的にオン状態とされるトランジスタ(この明細書では、バイポーラトランジスタのことをトランジスタと略称する)を含むECL回路がある。また、このようなECL回路を基本構成とする高速論理集積回路装置がある。
【0003】ECL回路については、例えば、日刊工業新聞社発行の『電子技術』1985年11月号、第32頁〜第39頁に記載されている。
【0004】
【発明が解決しようとする課題】高速論理集積回路装置等の大規模化及び高性能化が進む中、図3に例示されるように、ECL回路を組み合わせ、例えばその一方のコレクタを共通結合しいわゆるコレクタドットすることによって複雑な論理機能を持つ高速なECL回路を構成する方法が採られる。この場合、コレクタドットされるトランジスタT4及びT8が同時にオン状態とされると、抵抗R2には二つの定電流源S1及びS2による動作電流が同時に流され、ノードXのロウレベルが低下する。これに対処するため、従来の高速論理集積回路装置等では、回路の接地電位とノードXとの間に、そのベース及びコレクタが共通結合されることでダイオード形態とされるトランジスタT26を設け、ノードXのロウレベルをそのベース・エミッタ電圧VBEによってクランプする方法が採られる。
【0005】ところが、高速論理集積回路装置等の微細化及び高速化が進むにしたがって、上記ECL回路には次のような問題点が生じることが本願発明者等によって明らかとなった。すなわち、ECL回路における入力信号I1 〜I6 の信号振幅は、周知のように、約0.6V(ボルト)程度とされるが、クランプ素子となるトランジスタT26等のベース・エミッタ電圧VBEは約0.8Vとされ、コレクタドットされたECL回路の出力信号振幅も約0.8Vに拡大される。高速論理集積回路装置等では、素子の微細化により回路の基本遅延時間も高速化されるが、コレクタドットによるECL回路の出力信号振幅の増大は、回路の基本遅延時間及び配線容量による負荷遅延時間の増大を招き、高速論理集積回路装置等の高速化を制約する一因となる。また、特にECL回路の出力信号が差動信号とされる場合、ノイズマージンの拡大によって信号振幅をさらに約0.3V程度にまで圧縮し高速化が図れるにもかかわらず、クランプ素子が設けられることで信号振幅の圧縮が叶わず、差動回路としての利点が損なわれる結果となる。
【0006】この発明の目的は、コレクタドットノードを含むECL回路の出力信号振幅を圧縮することにある。この発明の他の目的は、ECL回路を基本構成とする高速論理集積回路装置等のさらなる高速化を推進することにある。
【0007】この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。
【0008】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、少なくともその一方のコレクタが共通結合される複数対のトランジスタを含むECL回路において、高電位側の電源電圧とコレクタドットノードとの間に設けられるクランプ手段を、ショットキーバリアダイオードによって構成する。
【0009】
【作用】上記手段によれば、コレクタドットノードにおけるロウレベルを、ショットキーバリアダイオード特有の0.3V〜0.6V程度の比較的小さな順方向電圧によってクランプすることができる。その結果、相応してECL回路の出力信号振幅を圧縮し、ECL回路を基本構成とする高速論理集積回路装置等のさらなる高速化を推進することができる。
【0010】
【実施例】図1には、この発明が適用されたECL回路の第1の実施例の回路図が示されている。同図をもとに、この実施例のECL回路の構成及び動作の概要とその特徴について説明する。なお、この実施例のECL回路は、他の同様な多数のECL回路とともに高速論理集積回路装置に搭載される。図1の各回路素子は、高速論理集積回路装置を構成する他の回路素子とともに、単結晶シリコンのような1個の半導体基板上に形成される。以下の回路図において、図示されるバイポーラトランジスタはすべてNPN型トランジスタである。
【0011】図1において、この実施例のECL回路は、特に制限されないが、ECL形態とされるトランジスタT1〜T3及びT4と、同様にECL形態とされるトランジスタT5〜T7及びT8とを含む。このうち、トランジスタT1〜T3は、そのコレクタ及びエミッタが共通結合されることで並列形態とされ、そのベースには、高速論理集積回路装置の図示されない前段回路から対応する入力信号I1 〜I3 がそれぞれ供給される。これらのトランジスタとECL形態とされるトランジスタT4のベースには、所定の基準電位VBB2が供給される。同様に、トランジスタT5〜T7は、そのコレクタ及びエミッタが共通結合されることで並列形態とされ、そのベースには、図示されない前段回路から対応する入力信号I4〜I6 がそれぞれ供給される。これらのトランジスタとECL形態とされるトランジスタT8のベースには、上記基準電位VBB2が供給される。
【0012】ここで、入力信号I1 〜I6 は、例えばそのハイレベルを−0.8Vとしそのロウレベルを−1.4Vとする振幅0.6Vのディジタル信号とされ、基準電位VBB2は、入力信号I1 〜I6 のハイレベル及びロウレベルの中間電位すなわち−1.1Vのような負電位とされる。
【0013】トランジスタT1〜T3の共通結合されたエミッタは、トランジスタT4のエミッタに共通結合され、さらに定電流源S1を介して電源電圧VEEに結合される。また、トランジスタT1〜T3の共通結合されたコレクタすなわちノードVは、負荷抵抗R1を介して回路の接地電位(第1の電源電圧)に結合されるとともに、出力エミッタフォロア回路を構成するトランジスタT9のベースに結合される。トランジスタT4のコレクタすなわちノードXは、負荷抵抗R2を介して回路の接地電位に結合されるとともに、出力エミッタフォロア回路を構成するトランジスタT11のベースに結合される。
【0014】これらのことから、トランジスタT1〜T3及びT4は、定電流源S1ならびに抵抗R1及びR2とともにカレントスイッチ回路を構成し、ノードV及びノードXの電位を入力信号I1 〜I3 に従って選択的にハイレベル又はロウレベルとする。すなわち、入力信号I1 〜I3 のいずれかが基準電位VBB2より高いハイレベルとされるとき、対応するトランジスタT1〜T3がオン状態とされ、トランジスタT4はオフ状態とされる。このため、定電流源S1により得られる動作電流は、オン状態とされるトランジスタT1〜T3のいずれかを介して抵抗R1に流され、抵抗R2には流されない。その結果、ノードVの電位は、定電流源S1により得られる動作電流の値と抵抗R1の抵抗値とによって決まる所定のロウレベルとされ、ノードXの電位は、回路の接地電位のようなハイレベルとされる。なお、この実施例において、ノードVのロウレベルは、例えば約−0.6Vとなるべく定電流源S1及び抵抗R1の定数が設定される。
【0015】一方、入力信号I1 〜I3 がともに基準電位VBB2より低いロウレベルとされると、トランジスタT1〜T3はともにオフ状態とされ、代わってトランジスタT4がオン状態とされる。このため、定電流源S1によって得られる動作電流は、オン状態とされるトランジスタT4を介して抵抗R2に流され、抵抗R1には流されない。したがって、ノードXの電位は、定電流源S1により得られる動作電流の値と抵抗R2の抵抗値とによって決まる所定のロウレベルとされ、ノードVの電位は、回路の接地電位のようなハイレベルとされる。なお、このノードXのロウレベルは、トランジスタT8がオフ状態であることを条件に、約−0.6Vとなるべく定電流源S1及び抵抗R2の定数が設定される。
【0016】次に、トランジスタT5〜T7の共通結合されたエミッタは、トランジスタT8のエミッタに共通結合され、さらに定電流源S2を介して電源電圧VEEに結合される。また、トランジスタT5〜T7の共通結合されたコレクタすなわちノードWは、負荷抵抗R3を介して回路の接地電位に結合されるとともに、出力エミッタフォロア回路を構成するトランジスタT10のベースに結合される。トランジスタT8のコレクタは、上記ノードXに共通結合される。これにより、ノードXは、いわゆるコレクタドットノードとなる。
【0017】これらのことから、トランジスタT5〜T7及びT8は、定電流源S2ならびに抵抗R3及びR2とともにカレントスイッチ回路を構成し、ノードW及びノードXの電位を入力信号I4 〜I6 に従って選択的にハイレベル又はロウレベルとする。すなわち、入力信号I4 〜I6 のいずれかが基準電位VBB2より高いハイレベルとされるとき、対応するトランジスタT5〜T7がオン状態とされ、トランジスタT8はオフ状態とされる。このため、定電流源S2により得られる動作電流は、オン状態とされるトランジスタT5〜T7のいずれかを介して抵抗R3に流され、抵抗R2には流されない。その結果、ノードWの電位は、定電流源S2により得られる動作電流の値と抵抗R3の抵抗値とによって決まる所定のロウレベルとされ、ノードXの電位は、回路の接地電位のようなハイレベルとされる。なお、この実施例において、ノードWのロウレベルは、同様に約−0.6Vとなるべく定電流源S2及び抵抗R3の定数が設定される。
【0018】一方、入力信号I4 〜I6 がともに基準電位VBB2より低いロウレベルとされると、トランジスタT5〜T7はともにオフ状態とされ、代わってトランジスタT8がオン状態とされる。このため、定電流源S2によって得られる動作電流は、オン状態とされるトランジスタT8を介して抵抗R2に流され、抵抗R3には流されない。したがって、ノードXの電位は、定電流源S2により得られる動作電流の値と抵抗R2の抵抗値とによって決まる所定のロウレベルとされ、ノードWの電位は、回路の接地電位のようなハイレベルとされる。なお、このノードXのロウレベルは、トランジスタT4がオフ状態であることを条件に、約−0.6Vとなるべく定電流源S2及び抵抗R2の定数が設定される。
【0019】出力エミッタフォロア回路を構成するトランジスタT9及びT10のコレクタは、回路の接地電位に結合され、そのエミッタは、ECL回路の出力端子O2 に共通結合された後、抵抗R4を介して所定の終端電圧VTTに結合される。これにより、ノードV及びノードWの電位は、トランジスタT9及びT10を介して実質的に論理和結合された後、トランジスタT9及びT10のベース・エミッタ電圧VBE分だけ低くされ、ECL回路の出力信号O2 となる。一方、出力エミッタフォロア回路を構成するトランジスタT11のコレクタは、回路の接地電位に結合され、そのエミッタは、ECL回路の出力端子O1 に結合された後、抵抗R5を介して終端電圧VTTに結合される。これにより、ノードXの電位は、トランジスタT11のベース・エミッタ電圧VBE分だけ低くされ、論理的にはそのままECL回路の出力信号O1 となる。なお、トランジスタT9及びT10ならびにT11のベース・エミッタ電圧VBEは、約0.8Vとされる。したがって、出力信号O1 及びO2 のハイレベルは約−0.8Vとなり、そのロウレベルは、ハイレベルより0.6V低い約−1.4Vとされる。
【0020】以上の結果、ノードVの電位は、数1に示されるように、入力信号I1 ないしI3 の論理和信号の反転信号となり、ノードWの電位は入力信号I4 ないしI6の論理和信号の反転信号となる。また、ノードXの電位は、ノードV及びノードWの電位の論理和信号の反転信号となり、結局入力信号I1 ないしI3 の論理和信号と入力信号I4 ないしI6 の論理和信号との論理積信号となる。しかるに、ECL回路の出力信号O1 は、ノードXの電位すなわち入力信号I1 ないしI3の論理和信号と入力信号I4 ないしI6 の論理和信号との論理積信号となり、出力信号O2 は、ノードV及びノードWの電位の論理和信号すなわち入力信号I1ないしI3 の論理和信号と入力信号I4 ないしI6 の論理和信号との論理積信号の反転信号つまりは出力信号O1 の反転信号となり、この実施例のECL回路はいわゆる差動出力型のECL回路となる。
【0021】
【数1】

【0022】ところで、ノードV及びノードWの電位がともにハイレベルとされるとき、ECL回路では、そのベースに基準電位VBB2を受ける2個のトランジスタT4及びT8が同時にオン状態となり、負荷抵抗R2には、定電流源S1及びS2による動作電流が同時に流される。したがって、ノードXの電位は、トランジスタT4又はT8のいずれか一方のみがオン状態とされる場合に比較して約2倍の絶対値の低いロウレベルとなる。これに対処するため、この実施例のECL回路では、回路の接地電位とコレクタドットノードすなわちノードXとの間にショットキーバリアダイオードSBD1からなるクランプ手段が設けられる。この実施例において、ショットキーバリアダイオードSBD1は、約0.6Vの順方向電圧を持つべく設計され、トランジスタT4及びT8がともにオン状態とされる場合のノードXのロウレベルも、約0.6Vでクランプされる。前述のように、ノードV及びノードWのロウレベルは、約0.6Vとされ、トランジスタT4又はT8のいずれか一方がオン状態とされる場合におけるノードXのロウレベルも、約0.6Vとされる。しかるに、この実施例のECL回路では、入力信号I1 〜I6 の論理組み合わせの如何にかかわらず、出力信号O1 及びO2 の振幅が約0.6Vに制限され、ECL回路の出力信号が差動信号とされることもあいまって、高速論理集積回路装置の高速化が推進されるものとなる。なお、ショットキーバリアダイオードSBD1の順方向電圧は、プロセス条件により可変であり、0.6〜0.4Vの間で自由に設定可能である。
【0023】図2には、この発明が適用されたECL回路の第2の実施例の回路図が示されている。同図をもとに、第2の実施例のECL回路の構成及び動作の概要とその特徴について説明する。なお、この実施例のECL回路は、前記図1の実施例と同様に高速論理集積回路装置に搭載される。
【0024】図2において、この実施例のECL回路は、ECL形態とされる2対のトランジスタT12及びT15ならびにT13及びT14と、これらのトランジスタとシリーズゲート形態とされる1対のトランジスタT16及びT17とを含む。このうち、トランジスタT12及びT13のベースには、高速論理集積回路装置の図示されない前段回路から入力信号I1 が共通に供給され、トランジスタT14及びT15のベースには、所定の基準電位VBB2が共通に供給される。また、トランジスタT16のベースには、図示されない前段回路から入力信号I2 が供給され、トランジスタT17のベースには、他の所定の基準電位VBB3が供給される。トランジスタT12及びT15の共通結合されたエミッタは、トランジスタT17のコレクタに結合され、トランジスタT13及びT14の共通結合されたエミッタは、トランジスタT16のコレクタに結合される。トランジスタT16及びT17の共通結合されたエミッタは、定電流源S3を介して回路の接地電位に結合される。
【0025】トランジスタT12のコレクタは、トランジスタT14のコレクタに共通結合された後、負荷抵抗R7を介して回路の接地電位に結合されるとともに、出力エミッタフォロア回路を構成するトランジスタT25のベースつまりノードZに結合される。同様に、トランジスタT13のコレクタは、トランジスタT15のコレクタに共通結合された後、負荷抵抗R6を介して回路の接地電位に結合されるとともに、出力エミッタフォロア回路を構成するトランジスタT24のベースつまりノードYに結合される。これにより、トランジスタT12及びT13は、入力信号I1 が基準電位VBB2より高いハイレベルとされることを条件に選択的にオン状態とされ、トランジスタT16は、入力信号I2 が基準電位VBB3より高いハイレベルとされることを条件に選択的にオン状態とされる。言うまでもなく、トランジスタT14及びT15は、対応するトランジスタT12及びT13と相補的な条件で選択的にオン状態とされ、トランジスタT17は、トランジスタT16と相補的な条件で選択的にオン状態とされる。
【0026】出力エミッタフォロア回路を構成するトランジスタT24及びT25のコレクタは、回路の接地電位に結合され、そのエミッタは、ECL回路の出力端子O1に共通結合された後、抵抗R8を介して終端電圧VTTに結合される。これにより、ノードY及びノードZの電位は、トランジスタT24及びT25を介して実質的に論理和結合された後、これらのトランジスタのベース・エミッタ電圧VBE分だけ低くされ、ECL回路の出力信号O1 となる。
【0027】ECL回路は、さらに、ECL形態とされるもう2対のトランジスタT18及びT21ならびにT19及びT20と、これらのトランジスタとシリーズゲート形態とされる1対のトランジスタT22及びT23とを含む。このうち、トランジスタT18及びT19のベースには、図示されない前段回路から入力信号I3が共通に供給され、トランジスタT20及びT21のベースには、基準電位VBB2が共通に供給される。また、トランジスタT22のベースには、図示されない前段回路から入力信号I4 が供給され、トランジスタT23のベースには、基準電位VBB3が供給される。トランジスタT18及びT21の共通結合されたエミッタは、トランジスタT23のコレクタに結合され、トランジスタT19及びT20の共通結合されたエミッタは、トランジスタT22のコレクタに結合される。トランジスタT22及びT23の共通結合されたエミッタは、定電流源S4を介して回路の接地電位に結合される。
【0028】トランジスタT18のコレクタは、トランジスタT20のコレクタに共通結合され、さらに上記ノードYに結合される。また、トランジスタT19のコレクタは、トランジスタT21のコレクタに共通結合され、さらに上記ノードZに結合される。これにより、トランジスタT18及びT19は、入力信号I3 が基準電位VBB2より高いハイレベルとされることを条件に選択的にオン状態とされ、トランジスタT22は、入力信号I4 が基準電位VBB3より高いハイレベルとされることを条件に選択的にオン状態とされる。言うまでもなく、トランジスタT20及びT21は、対応するトランジスタT18及びT19と相補的な条件で選択的にオン状態とされ、トランジスタT23は、トランジスタT22と相補的な条件で選択的にオン状態とされる。
【0029】以上の結果、ノードYの電位は、数2に示されるように、入力信号I1 及びI2 がともにハイレベル又はロウレベルのとき、あるいは入力信号I3 及びI4 の一方がハイレベルでその他方がロウレベルのとき、選択的にロウレベルとされるものとなり、結局入力信号I1 及びI2 の排他的論理和信号と入力信号I3 及びI4 の排他的論理和信号の反転信号との論理積信号となる。一方、ノードZの電位は、入力信号I1 及びI2 が異なる論理レベルとされ、あるいは入力信号I3及びI4 がともにハイレベル又はロウレベルとされるとき、選択的にロウレベルとされるものとなり、結局入力信号I1 及びI2 の排他的論理和信号の反転信号と入力信号I3 及びI4 の排他的論理和信号との論理積信号となる。前述のように、ECL回路の出力信号O1 は、ノードY及びノードZの電位の論理和信号であり、つまりは入力信号I1 ないしI4 の排他的論理和信号となる。
【0030】
【数2】

【0031】ところで、ノードY及びノードZに関する論理式の2項が同時に満たされるとき、負荷抵抗R6又はR7には、定電流源S3及びS4による動作電流が同時に流される。したがって、ノードY及びノードZの電位は、論理式のいずれか1項のみが満たされる場合に比較して約2倍の絶対値の低いロウレベルとなる。これに対処するため、この実施例のECL回路では、回路の接地電位とコレクタドットノードすなわちノードY及びノードZとの間にショットキーバリアダイオードSBD2及びSBD3からなるクランプ手段がそれぞれ設けられる。この実施例において、ショットキーバリアダイオードSBD2及びSBD3は、ともに約0.6Vの順方向電圧を持つべく設計され、ノードY及びノードZのロウレベルも約0.6Vでクランプされる。その結果、この実施例のECL回路では、複雑な論理機能を比較的簡素な回路構成によって実現できるとともに、入力信号I1 〜I4 の論理組み合わせの如何にかかわらず出力信号O1 の振幅が約0.6Vに制限され、高速論理集積回路装置の高速化が推進されるものとなる。
【0032】以上の二つの実施例に示されるように、この発明をECL回路を基本構成とする高速論理集積回路装置等の半導体装置に適用することで、次のような作用効果が得られる。すなわち、(1)少なくともその一方のコレクタが共通結合される複数対のトランジスタを含むECL回路において、高電位側の電源電圧とコレクタドットノードとの間に設けられるクランプ手段を、ショットキーバリアダイオードによって構成することで、コレクタドットノードにおけるロウレベルを、ショットキーバリアダイオード特有の0.3V〜0.6V程度の比較的小さな順方向電圧によってクランプすることができるという効果が得られる。
(2)上記(1)項により、相応してECL回路の出力信号振幅を圧縮することができるという効果が得られる。
(3)上記(1)項及び(2)項により、ECL回路を基本構成とする高速論理集積回路装置等における信号伝達遅延時間を縮小し、高速論理集積回路装置等のさらなる高速化を推進できるという効果が得られる。
【0033】以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、回路の接地電位とコレクタドットノードとの間に設けられるショットキーバリアダイオードは、直列形態又は並列形態とされる複数のショットキーバリアダイオードに置き換えることができるし、その順方向電圧すなわちクランプ電圧の絶対値は、任意に設定することができる。また、ショットキーバリアダイオードは、コレクタドットノードと電源電圧VEEとの間に設けてもよいし、定電圧とされる他の所定の電源電圧との間に設けてもよい。図1及び図2のECL回路は、トランジスタの組み合わせや各ノードの結合形態を変えることで種々の論理機能を持たせることができる。さらに、ECL回路の具体的回路構成や電源電圧の極性及び絶対値ならびにトランジスタの導電型等、種々の実施形態を採りうる。
【0034】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるECL回路を基本構成とする高速論理集積回路装置に適用した場合について説明したが、それに限定されるものではなく、例えば、同様なECL回路を基本論理ゲートとするゲートアレイ集積回路やメモリ集積回路等にも適用できる。この発明は、少なくともコレクタドットノードを含むECL回路ならびにこのようなECL回路を含む半導体装置に広く適用できる。
【0035】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、少なくともその一方のコレクタが共通結合される複数対のトランジスタを含むECL回路において、高電位側の電源電圧とコレクタドットノードとの間に設けられるクランプ手段を、ショットキーバリアダイオードによって構成することで、コレクタドットノードにおけるロウレベルを、ショットキーバリアダイオード特有の0.3V〜0.6V程度の比較的小さな順方向電圧によってクランプすることができる。その結果、相応してECL回路の出力信号振幅を圧縮し、ECL回路を基本構成とする高速論理集積回路装置等のさらなる高速化を推進することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013