Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
デジタルスクイッド - 株式会社日立製作所
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 デジタルスクイッド
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−164003
公開日 平成6年(1994)6月10日
出願番号 特願平4−313440
出願日 平成4年(1992)11月24日
代理人 【弁理士】
【氏名又は名称】中村 純之助
発明者 武田 栄里子 / 西野 壽一
要約 目的
ジョセフソン接合に並列に接続された抵抗に直列に接続配置されたインダクタンスと、A/Dコンバータを構成するコンパレータ内のインダクタンスとを磁気結合させて高感度にデジタル信号を出力でき、さらに、多ビット化に伴う、感度の劣化やインダクタンス部分の占有面積の増大化を、従来に比べて低減できるデジタルスクイッドを実現する。

構成
スクイッド(1)のループに含まれる第1および第2のジョセフソン接合の、第1のジョセフソン接合(2)に並列に、第1の抵抗(3)と第1のインダクタンス(4)との直列接続回路を接続し、第2のジョセフソン接合(2)に並列に、第2の抵抗(3)と第2のインダクタンス(7)との直列接続回路を接続し、これらの第1のインダクタンス(4)もしくは第2のインダクタンス(7)のうちの少なくとも一部分がコンパレータ(5)へのアナログ信号入力用に使用される構成とする。
特許請求の範囲
【請求項1】少なくとも第1および第2のジョセフソン接合と第1および第2の抵抗とを有するスクイッドであって、超電導体により形成される第1のインダクタンスが上記第1の抵抗に直列に接続され、この直列接続回路が上記第1のジョセフソン接合に並列に接続され、超電導体により形成される第2のインダクタンスが上記第2の抵抗に直列に接続され、この直列接続回路が上記第2のジョセフソン接合に並列に接続され、上記第1のインダクタンスもしくは上記第2のインダクタンスの少なくとも一部分がコンパレータまたはA/Dコンバータへのアナログ信号入力用に使用されることを特徴とするデジタルスクイッド。
【請求項2】請求項1記載の前記第1のインダクタンスと前記第2のインダクタンスとは、そのインダクタンスの値が互いにほぼ等しいことを特徴とするデジタルスクイッド。
【請求項3】請求項1または請求項2のいずれかに記載のデジタルスクイッドにおいて、前記第1のインダクタンスまたは前記第2のインダクタンスのうち、少なくとも一方は2個以上のインダクタンス部分に分けて構成されており、それらのすべてのインダクタンス部分のなかで少なくとも2個はそのインダクタンスの値がほぼ等しいことを特徴とするデジタルスクイッド。
【請求項4】請求項1または請求項2のいずれかに記載の前記第1のインダクタンスと第2のインダクタンスの両方を含めて、A/D変換しようとするコンバータのビット数をnとして、少なくともn個以上のインダクタンス部分に分けて構成されており、これらの各インダクタンス部分が、A/Dコンバータを構成するコンパレータのインダクタンスと磁気結合することにより生じる相互インダクタンスの値の比が、“1”、“2”、“2の2乗”、…“2の(n−1)乗”となるように構成されているインダクタンス部分を少なくとも含んでいることを特徴とするデジタルスクイッド。
【請求項5】請求項1または請求項2または請求項4のいずれかに記載の前記第1のインダクタンスは、A/Dコンバータを構成するコンパレータのインダクタンスと磁気結合することにより生じる相互インダクタンスの相対値が、A/Dコンバータのビット数をnとして、2の(n−1)乗となるインダクタンス部分を少なくとも含んで構成されており、かつ、前記第2のインダクタンスは少なくともn−1個以上のインダクタンス部分に分けて構成されており、これらの各インダクタンス部分のなかで、A/Dコンバータを構成するコンパレータのインダクタンスと磁気結合することにより生じる相互インダクタンスの相対値が、“1”、“2”、“2の2乗”、…“2の(n−2)乗”となるように構成されているインダクタンス部分を少なくとも含んで構成されていることを特徴とするデジタルスクイッド。
【請求項6】請求項1ないし5のいずれかに記載のデジタルスクイッドにおいて、前記第1のジョセフソン接合は、前記第1の抵抗とは別個に、さらに少なくとも1個の抵抗が並列接続されていることを特徴とするデジタルスクイッド。
【請求項7】請求項1ないし5のいずれかに記載のデジタルスクイッドにおいて、前記第1のジョセフソン接合は、前記第1の抵抗とは別個に、さらに少なくとも1個の抵抗が並列接続されており、かつ前記第2のジョセフソン接合は、前記第2の抵抗とは別個に、さらに少なくとも1個の抵抗が並列接続されていることを特徴とするデジタルスクイッド。
【請求項8】請求項1ないし5のいずれかに記載のデジタルスクイッドにおいて、前記第1のジョセフソン接合の負荷は、前記第1の抵抗とそれに直列に接続された前記第1のインダクタンスのみであり、かつ、前記第2のジョセフソン接合の負荷は、前記第2の抵抗とそれに直列に接続された前記第2のインダクタンスのみであり、前記第1の抵抗が前記第1のジョセフソン接合のシャント抵抗であり、前記第2の抵抗が前記第2のジョセフソン接合のシャント抵抗であることを特徴とするデジタルスクイッド。
【請求項9】請求項1ないし8のいずれかに記載のデジタルスクイッドにおいて、前記コンパレータまたは前記A/Dコンバータを構成するコンパレータは、磁場結合によりスイッチすることを特徴とするデジタルスクイッド。
【請求項10】請求項1ないし8のいずれかに記載のデジタルスクイッドにおいて、前記コンパレータまたは前記A/Dコンバータを構成するコンパレータは、コンパレータ内のインダクタンスに電流信号を入力することでスイッチすることを特徴とするデジタルスクイッド。
【請求項11】請求項1ないし8のいずれかに記載のデジタルスクイッドにおいて、前記コンパレータまたは前記A/Dコンバータを構成するコンパレータは、コンパレータ内のジョセフソン接合に電流信号を入力することでスイッチすることを特徴とするデジタルスクイッド。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、スクイッド(Superconducting Quantum Interference Device ;超電導量子干渉素子)にコンパレータまたはA/Dコンバータを付加してデジタル信号を検出するデジタルスクイッドに関する。
【0002】
【従来の技術】スクイッドは超電導の性質を利用して、微小な磁場を検出することができる素子である。スクイッドおよびそれを構成する配線の一部分を入力コイルとして用いたコンパレータについては、例えば、クライオジェニックス ヴォリューム26(1986年)第623頁から第627頁(Cryogenics Vol. 26 (1986) pp.623〜627)において論じられている。
【0003】図5に従来技術におけるスクイッド40およびそれを入力コイルとしたコンパレータ41の回路構成を示す。従来技術においては2つのジョセフソン接合2それぞれに並列に配置されたシャント抵抗3に対して、一方のシャント抵抗側のみに別の抵抗(以下カップリング抵抗と称す)42が設けられており、そのカップリング抵抗42に直列にインダクタンス(以下信号伝達用のインダクタンスと称す)43が配置されていた。スクイッドに信号磁束が入ることによりジョセフソン接合2の両端に発生した電圧はカップリング抵抗42により電流に変換され、カップリング抵抗42に直列に配置されている信号伝達用のインダクタンス43に電流が流れ磁界が発生する。この信号伝達用のインダクタンス43とコンパレータ41の構成要素であるインダクタンス44の磁気結合により、コンパレータ41に信号が伝達され、スクイッドの出力電圧をコンパレートし、その結果を電圧端子45により検出していた。また図5において、端子50はスクイッド40へのバイアス電流の供給端子、端子52はコンパレータ41へのバイアス電流の供給端子である。
【0004】
【発明が解決しようとする課題】スクイッドに信号が入力されたことにより発生した電圧を電流に変換し、これをさらに磁束に変換してジョセフソン接合素子によって構成したコンパレータやA/Dコンバータに伝達するためには、ジョセフソン接合に並列に配置したシャント抵抗に直列にインダクタンスを配置する必要がある。しかし、シャント抵抗に直列にインダクタンスを配置したり、もしくは前記従来技術における構造のようにシャント抵抗を並列に配した複数の抵抗に分割して構成し、そのなかの少なくとも1つの抵抗に直列にインダクタンスを配置した場合であっても、そのスクイッドの特性はそれらのインダクタンスが付加されていないときのスクイッドの特性に比べて変化する。
【0005】特に、前記従来技術におけるスクイッドのように、一方のジョセフソン接合側に配した抵抗のみに直列にインダクタンスが配置されている場合は、スクイッドの電流−電圧特性に前記インダクタンスの非対称性による電圧ステップが生じた。その結果、スクイッドの感度が、これらのインダクタンスを配置しない場合に比べて半分程度に低下し高感度なスクイッドを実現できなかった。
【0006】従来、A/Dコンバータやコンパレータを用いないアナログ出力のスクイッドについては高感度化を達成するための種々の方法が知られている。これらのスクイッドを、多数、同時に動作させる方法としてデジタル化が有効であるが、前述のごとくアナログ信号をデジタル信号に変換する際の問題について十分な配慮がなされていなかった。このためスクイッドそのものを高感度に設計したとしても、A/Dコンバータやコンパレータを付加してデジタル信号を得るようにした段階でセンサとしての感度が低下してしまい、結局スクイッドの持っている本来の感度を計測に活かせないという問題があった。
【0007】また、前記従来技術におけるコンパレータ付きのスクイッドのように、一方の抵抗側のみに直列にインダクタンスが配置されている構造で多ビットのA/Dコンバータの入力コイルを構成する場合は、ビット数に応じて抵抗に直列に配置するインダクタンスの値が大きくなるためインダクタンスの非対称性がますます大きくなる。従って、インダクタンスの非対称性による電圧ステップによるスクイッドの感度の低下がさらに顕著になり、多ビット化そのものが従来技術では困難である。
【0008】また、前記従来技術におけるスクイッドは前記の抵抗や前記のインダクタンスの値が2つのジョセフソン接合について非対称であるため、スクイッドのインダクタンスと容量の共振によるステップを除去するためのダンピング抵抗の最適化が困難である。また、前記従来技術におけるスクイッドはシャント抵抗を並列に配した複数の抵抗に分割して構成しており、その配線の途中にインダクタンスや容量を配置しているため実効的な抵抗の値を見積もることが困難であるなど素子を設計すること自体が困難であった。
【0009】上述の如く、従来技術においては、高感度なスクイッドおよびそれを入力コイルとしたコンパレータまたはA/Dコンバータを実現するための充分な配慮がなされていたとは言えない。
【0010】本発明は上記従来技術のもつ問題点を解決して、コンパレータまたはA/Dコンバータを付加した高感度かつデジタル信号を出力できるデジタルスクイッドを提供すること、スクイッドの設計が容易なデジタルスクイッドを提供すること、A/Dコンバータを多ビット化してなおかつ高感度なデジタルスクイッドを提供すること、および、多ビット化に伴うインダクタンス部分の占有面積の増加を従来に比べて低減することのできるデジタルスイクッドを提供すること、を目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するために、本発明においては、少なくとも第1および第2のジョセフソン接合と第1および第2の抵抗とを有するスクイッドであって、超電導体により形成される第1のインダクタンスが上記第1の抵抗に直列に接続され、この直列接続回路が上記第1のジョセフソン接合に並列に接続され、超電導体により形成される第2のインダクタンスが上記第2の抵抗に直列に接続され、この直列接続回路が上記第2のジョセフソン接合に並列に接続され、上記第1のインダクタンスもしくは上記第2のインダクタンスの少なくとも一部分がコンパレータまたはA/Dコンバータへのアナログ信号入力用に使用される構成のデジタルスクイッドとする。特に、前記第1のインダクタンスおよび前記第2のインダクタンスのインダクタンスの値を互いにほぼ等しくする構成のデジタルススクイッドは上記目的を達成するために有効である。また、第1および第2の抵抗をシャント抵抗とすることは設計を容易にするために有効である。
【0012】また上記構成に加えて、前記第1のインダクタンスは、A/Dコンバータを構成するコンパレータのインダクタンスと磁気結合することにより生じる相互インダクタンスの相対値が、A/Dコンバータのビット数をnとして、2の(n−1)乗となるインダクタンス部分を少なくとも含んで構成されており、かつ、前記第2のインダクタンスは少なくともn−1個以上のインダクタンス部分に分けて構成されており、これらの各インダクタンス部分のなかで、コンパレータのインダクタンスと磁気結合することにより生じる相互インダクタンスの相対値が、“1”、“2”、“2の2乗”、…“2の(n−2)乗”となるようなインダクタンス部分を少なくとも含む構成とすることは、A/Dコンバータを多ビット化してなおかつ高感度なデジタルスクイッドを提供するために、また多ビット化に伴うインダクタンス部分の占有面積の増加を従来に比べて低減することのできるデジタルスクイッドを提供するために特に有効である。
【0013】
【作用】スクイッドの電流−電圧特性は、スクイッドのループのインダクタンス、このインダクタンスに並列に配したダンピング抵抗、スクイッドに含まれるジョセフソン接合に並列に配したシャント抵抗、ジョセフソン接合部分の容量などスクイッドに含まれる容量などの値で決まる。従って、シャント抵抗に新たに直列にインダクタンスを配置したり、シャント抵抗以外の抵抗を新たに設け、その抵抗に直列にインダクタンスを配置した場合は、それらが付加されていないときのスクイッドに比べて特性が変化する。特にインダクタンスが非対称である場合はこの非対称性による電圧ステップが電流−電圧特性に生じるため、感度の低下が起こりスクイッドの特性が劣化する。
【0014】しかし、一方のジョセフソン接合側にのみシャント抵抗以外の抵抗や、その抵抗に直列にインダクタンスが配置されている従来技術によるスクイッドに比較して、本発明によるスクイッドは前記構成を用いるために、インダクタンスの非対称性を緩和する、あるいは、インダクタンスを対称にすることができる。そのため、インダクタンスの非対称性のために生じる電圧ステップによる感度の低下を低減する、あるいは皆無にすることができる。例えばスクイッドのループのインダクタンスが120pH、このインダクタンスに並列に配したダンピング抵抗が6Ω、スクイッドに含まれるジョセフソン接合に並列に配したシャント抵抗が3Ω、ジョセフソン接合の容量が0.3pFであるコンパレータを付加していないスクイッドの感度を基準として100とした場合、上記構造に加えてコンパレータの付加に対応させて一方のシャント抵抗のみに15pHまたは30pHのインダクタンスを配置した場合、または両方のシャント抵抗にそれぞれ15pHまたは30pHのインダクタンスを配置した場合の感度を表1に示す。
【0015】
【表1】

【0016】本発明によるデジタルスクイッドの感度は表1の下段に対応し、上段に対応する従来技術に比べて高い感度を確保することができた。このように本発明によるスクイッドは前記構成を用いるためにスクイッドの持つ本来の特性に近い高感度かつデジタル信号を出力できるスクイッドを実現することができる。
【0017】また、スクイッドの特性を正確に予測することは高感度なスクイッドを設計するために必須の要件である。本発明のスクイッドにおいては、その対称性から特性の予測がより容易に実現できる。具体的には、前記構成にすることにより、シャント抵抗に直列にインダクタンスを配置しても、また、シャント抵抗以外の抵抗を設け、その抵抗に直列にインダクタンスを配置しても、それらが付加されていないときのスクイッドの特性に比べて特性の劣化が少なく、その結果として感度の高いスクイッドをより容易に設計することができる。そのためスクイッドの設計から製造に至るまでの工程数を低減し歩留まりを向上させることができる。また、特にインダクタンスをシャント抵抗に直列に配置すれば、シャント抵抗以外に別の抵抗を設けその抵抗に直列にインダクタンスを配置した素子よりも抵抗値の設計を容易にすることができる。
【0018】また、多ビットのA/Dコンバータの入力コイルとして本発明のスクイッドを用いた場合、各ビットに対応する入力コイルを2つのシャント抵抗それぞれに直列に配置した両方のインダクタンスを用いて構成した場合は、1つの抵抗のみにインダクタンスが配置されている従来のスクイッドで各ビットに対応する入力コイルを構成した場合に比べて、1つの抵抗に直列に配置するインダクタンスの値を最高で約半分程度に減らすことができる。従って、ビット数が増えてインダクタンスの値が大きくなっても、インダクタンスの非対称性を緩和する、あるいは、なくすことができるため非対称性のために生じる電圧ステップによる出力電圧の低下を防ぐことができ、A/Dコンバータを多ビット化してなおかつ高感度なスクイッドを実現できる。
【0019】加えて、一方の抵抗側に直列に配置するインダクタンスの値が約半分に減少するため、多ビット化に伴うインダクタンス部分の占有面積の増加を従来に比べて低減することができ、高集積化することができる。
【0020】
【実施例】(実施例1)本発明の実施例を以下に詳細に説明する。図1は本発明の第1の実施例によるスクイッド1、およびそのスクイッドを入力コイルとして用いたコンパレータ5の回路図である。スクイッド1には2つのジョセフソン接合2があり、各ジョセフソン接合2に並列にシャント抵抗3が配置されている。コンパレータ5のインダクタンス成分6と磁気結合するために、一方のシャント抵抗3に直列にインダクタンス4が配置されている。本発明の第1の実施例によるスクイッドでは、コンパレータ5と磁気結合するのは一方のシャント抵抗3に直列に配置したインダクタンスのみであり、他方のシャント抵抗3に直列に配置したインダクタンス7はスクイッド1のインダクタンスの非対称性をなくすために配置したものである。端子50はスクイッド1へのバイアス電流の供給端子、端子51はコンパレータ5のオフセット用電流の供給端子、端子52はコンパレータ5へのバイアス電流の供給端子である。
【0021】本発明の第1の実施例によるスクイッドは、超電導体はNb、抵抗はMoNxを用いた。ジョセフソン接合2は2μm角としNb/Al酸化物/Nbを用いて作製し、スクイッド1のループのインダクタンス8は約120pH、シャント抵抗3は3Ω、ダンピング抵抗9は6Ω、シャント抵抗3に直列に配置されたインダクタンス4および7はそれぞれ15pHとし、ジョセフソン接合2の臨界電流値は40μAとした。またコンパレータ5のインダクタンス6は15pHとした。
【0022】本発明の実施例による素子の特性を測定した結果、一方のシャント抵抗のみに直列に15pHのインダクタンスが配置された従来構造のスクイッドに比べて感度を約2倍にすることができた。また、コンパレータ5と磁気結合するためのインダクタンス4やスクイッドのインダクタンスの非対称性をなくすために配置したインダクタンス7のないスクイッドに比較して、従来技術によるスクイッドの場合は感度が約35パーセントに低下したのに対して、本発明の実施例による素子では感度を約75パーセントに確保することができ、コンパレータを付加したことによる大幅な素子特性の劣化を防ぐことができた。
【0023】また図1に示した構造を用いて、2ビットのA/Dコンバータを作製しても同様の感度が得られること、また、従来構造によるスクイッドに比較して一方の抵抗側に直列に配置するインダクタンスの値が約半分に減少するため、一方の抵抗側に直列に配置するインダクタンス部分の占有面積の増加を従来に比べて低減することができることは明白である。
【0024】(実施例2)本発明の他の実施例を説明する。図2は本発明の第2の実施例によるスクイッド10、およびそのスクイッドを入力コイルとして用いた2ビットのA/Dコンバータ11の回路図である。第一の実施例と同様にスクイッド10の各ジョセフソン接合2に並列にシャント抵抗3が配置されている。2ビットのA/Dコンバータ11のインダクタンス成分12および13と磁気結合するために、一方のシャント抵抗3に直列にインダクタンス14が、他方のシャント抵抗3に直列にインダクタンス15が配置されている。インダクタンス14に直列に配置されたインダクタンス16は、A/Dコンバータ11のインダクタンス12とは磁気結合しないが、スクイッド10のインダクタンスの非対称性をなくすために配置したものである。端子50はスクイッド10へのバイアス電流の供給端子、端子51はコンパレータ11のオフセット用電流の供給端子、端子52はコンパレータ11へのバイアス電流の供給端子である。
【0025】本発明の第2の実施例によるスクイッド10は、スクイッド10のループのインダクタンス8は約120pH、シャント抵抗3は3Ω、ダンピング抵抗9は6Ω、シャント抵抗3に直列に配置されたインダクタンス14は8pH、15は32pHとし、インダクタンス16は24pHとし、またA/Dコンバータ11のインダクタンス12および13は32pHとし、実施例1と同様の方法で作製した。
【0026】本発明の実施例によるスクイッドの特性を測定した結果、一方のシャント抵抗のみに直列に8pHと32pHのインダクタンスを配置した従来構造のスクイッドに比べて感度を約2倍にすることができ、多ビット化と高感度化を同時に実現することができた。
【0027】(実施例3)本発明の他の実施例を説明する。図3は本発明の第3の実施例によるスクイッド20、およびそのスクイッドを入力コイルとして用いた3ビットのA/Dコンバータ21の回路図である。第1の実施例と同様にスクイッド20の各ジョセフソン接合2に並列にシャント抵抗3が配置されている。3ビットのA/Dコンバータ21のインダクタンス22、23、および24と磁気結合するために、一方のシャント抵抗3に直列にインダクタンス25および26が、他方のシャント抵抗3に直列にインダクタンス27が配置されている。端子50はスクイッド20へのバイアス電流の供給端子、端子51はコンパレータ21のオフセット用電流の供給端子、端子52はコンパレータ21へのバイアス電流の供給端子である。
【0028】本発明の第3の実施例によるスクイッド20は、スクイッド20のループのインダクタンス8は約120pH、シャント抵抗3は3Ω、ダンピング抵抗9は6Ω、一方のシャント抵抗3に直列に配置されたインダクタンス25、および、26、もう一方のシャント抵抗3に直列に配置されたインダクタンス27はそれぞれ8pHとした。またA/Dコンバータ21のインダクタンス22は8pH、インダクタンス23は32pH、インダクタンス24は128pHとし、実施例1と同様に作製した。
【0029】本発明の実施例によるスクイッドの特性を測定した結果、一方のシャント抵抗のみに直列に8pHのインダクタンスを3個直列に配置した従来構造のスクイッドに比べて感度を約1.5倍以上にすることができ、この場合も多ビット化と高感度化を同時に実現することができた。
【0030】(実施例4)本発明の他の実施例を説明する。図4は本発明の第4の実施例によるスクイッド30、およびそのスクイッド30を入力コイルとして用いた3ビットのA/Dコンバータ31の回路図である。第1の実施例と同様にスクイッド30の各ジョセフソン接合2に並列にシャント抵抗3が配置されている。3ビットのA/Dコンバータ31のインダクタンス32、33、および34と磁気結合するために、一方のシャント抵抗3に直列にインダクタンス35、および36が、他方のシャント抵抗3に直列にインダクタンス37が配置されている。また、インダクタンス38はスクイッドのインダクタンスの非対称性をなくすために配置されている。端子50はスクイッド30へのバイアス電流の供給端子、端子51はコンパレータ31のオフセット用電流の供給端子、端子52はコンパレータ31へのバイアス電流の供給端子である。
【0031】本発明の第4の実施例によるスクイッド30は、スクイッド30のループのインダクタンス8は約120pH、シャント抵抗3は3Ω、ダンピング抵抗9は6Ω、一方のシャント抵抗3に直列に配置されたインダクタンス35は4pH、インダクタンス36は16pH、インダクタンス38は44pH、他方のシャント抵抗3に直列に配置されたインダクタンス37は64pHとした。またA/Dコンバータ31のインダクタンス32、33、34はそれぞれ32pHとし、実施例1と同様に作製した。
【0032】本発明の実施例によるスクイッドの特性を測定した結果、一方のシャント抵抗のみに直列に4pH、16pH、64pHのインダクタンスを3個直列に配置した従来構造のスクイッドに比べて感度を約2倍にすることができ、この場合も多ビット化と高感度化を同時に実現することができた。
【0033】
【発明の効果】以上詳述したように、本発明は前記構成とすることにより、コンパレータまたはA/Dコンバータを付加した高感度かつデジタル信号を出力でき、設計が容易で、A/Dコンバータを多ビット化してなおかつ高感度であり、並びに、多ビット化に伴うインダクタンス部分の占有面積の増加を従来に比べて低減することのできるデジタルスクイッドを提供できる効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013