米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 高耐圧半導体装置及びその製造方法並びにそれを用いた電力変換装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−163881
公開日 平成6年(1994)6月10日
出願番号 特願平4−308980
出願日 平成4年(1992)11月18日
代理人 【弁理士】
【氏名又は名称】武 顕次郎
発明者 真柄 正隆 / 望月 康弘 / 村上 進 / 横田 武司 / 斉藤 克明
要約 目的
高耐圧と高信頼を共に有する高耐圧半導体装置とその製造方法及びその半導体装置を用いた電力変換装置を提供すること。

構成
半導体基板の円周端面の二重ベベル加工により断面径寸法が最小になっている点Sから、nベース層1の中にn+型高濃度不純物層を円周面の全周にわたって形成し、これによりチャネルストッパとしての働きが得られるようにしたもの。
特許請求の範囲
【請求項1】 少なくともnエミッタ層とpベース層、nベース層、それにPエミッタ層を順次備えたほぼ円板状の半導体基板の円周端面に、上記nベース層内で上記半導体基板の断面径寸法が最小になるようにして二重正ベベル加工が施された高耐圧半導体装置において、上記半導体基板の円周端面の二重正ベベル加工により最小断面径寸法となっている部分の表面から上記nベース層内の全周にわたって該nベース層よりも高不純物濃度のn型半導体層を設け、該n型半導体層によりチャネルストッパが形成されるように構成したことを特徴とする高耐圧半導体装置。
【請求項2】 平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面から上記第1導電型領域を中心にして二重正ベベル加工を施す工程と、上記第1導電型領域より不純物濃度が高い半導体領域を上記二重正ベベル加工が施された円周端面の全周にわたってガス拡散法により形成する工程と、上記べベル加工した面と上記主表面となす角度よりも大きい角度で上記二重正ベベル加工が施された円周端面の全周にわたって再度二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるように構成したことを特徴とする高耐圧半導体装置の製造方法。
【請求項3】 平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面から上記第1導電型領域を中心にして二重正ベベル加工を施す工程と、この二重正ベベル加工により上記半導体基板の第1導電型領域に形成された最小断面径寸法となっている部分の全周にわたって上記半導体基板の中央方向に向かう溝を形成する工程と、上記第1導電型領域より不純物濃度が高い半導体領域を上記円周端面の全周にわたってガス拡散法により形成する工程と、上記べベル加工した面と上記主表面となす角度よりも大きい角度で上記二重正ベベル加工が施された円周端面の全周にわたって再度二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるように構成したことを特徴とする高耐圧半導体装置の製造方法。
【請求項4】 平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面から上記第1導電型領域を中心にして二重正ベベル加工を施す工程と、この二重正ベベル加工により上記半導体基板の第1導電型領域に形成された最小断面径寸法となっている部分の全周部分を残して上記半導体基板の円周端面に酸化膜又は窒化膜の少なくとも一方を形成する工程と、この酸化膜又は窒化膜の少なくとも一方をマスクとしたガス拡散法により上記第1導電型領域より不純物濃度が高い半導体領域を上記半導体基板の円周端面の全周にわたって形成させる工程と、上記べベル加工した面と上記主表面となす角度よりも大きい角度で上記二重正ベベル加工が施された円周端面の全周にわたって再度二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域とと同一導電型で不純物濃度が高い半導体層が形成されるように構成したことを特徴とする高耐圧半導体装置の製造方法。
【請求項5】 平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面の全周にわたって上記第1導電型領域から上記半導体基板の中央方向に向かう溝を形成する工程と、上記第1導電型領域より不純物濃度が高い半導体領域を上記半導体基板の円周端面の全周にわたってガス拡散法により形成する工程と、上記半導体基板の円周端面に二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるように構成したことを特徴とする高耐圧半導体装置の製造方法。
【請求項6】 平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面に二重正ベベル加工を施す工程と、この二重正ベベル加工により上記半導体基板の第1導電型領域に形成された最小断面径寸法となっている部分に、H2 又はO2 の何れか一方をキャリアガスとするPOCl3 又はPCl3 或いはPBr3 の何れか1種を含む雰囲気、又はPH3 ガスを含む雰囲気、或いはAsH3 ガスを含む雰囲気の何れか1種の雰囲気中でレ−ザ光を全周にわたって照射する工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるように構成したことを特徴とする高耐圧半導体装置の製造方法。
【請求項7】 平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面に二重正ベベル加工を施す工程と、この二重正ベベル加工が施された上記半導体基板の円周端面にリンガラス膜を形成する工程と、上記二重正ベベル加工により上記第1導電型領域に形成された最小断面径寸法となっている部分に、上記リンガラス膜を通してレ−ザ光を全周にわたって照射する工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるように構成したことを特徴とする高耐圧半導体装置の製造方法。
【請求項8】 平面形状がほぼ円板状の第1導電型の第1と第2の半導体基板の夫々の一方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、これら第1と第2の半導体基板の夫々の他方の主表面の円周端部の全周からほぼ一定の深さで中心方向に向かって一定の幅に上記第1導電型領域と同じ導電型で不純物濃度が高い半導体領域を形成する工程と、これら第1と第2の半導体基板の他方の主表面が夫々向かい合うようにしてこれら第1と第2の半導体基板を相互に接合して一体化する工程と、この一体化された半導体基板の円周端面に二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるように構成したことを特徴とする高耐圧半導体装置の製造方法。
【請求項9】 請求項1に記載された高耐圧半導体装置を複数個用いて交流から直流に電力変換を行なうように構成したことを特徴とする電力変換装置。
【請求項10】 請求項1に記載された高耐圧半導体装置を複数個用いて直流から交流に電力変換を行なうように構成したことを特徴とする電力変換装置。
【請求項11】 請求項1に記載された高耐圧半導体装置を複数個用いて第1の周波数の交流から第2の周波数の交流に電力変換を行なうように構成したことを特徴とする電力変換装置。
【請求項12】 請求項1に記載された高耐圧半導体装置を複数個用いて交流から直流に電力変換を行なう装置と、請求項1に記載された高耐圧半導体装置を複数個用いて直流から交流に電力変換を行なう装置とを組合せて直流送電を行なうにうに構成したことを特徴とする電力変換装置。
【請求項13】 請求項1に記載された高耐圧半導体装置を複数個用いて無効電力補償を行なうように構成したことを特徴とする電力変換装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、電力用サイリスタなど平型の高耐圧半導体装置に係り、特に電力変換装置に好適な高耐圧半導体装置及びその製造方法に関する。
【0002】
【従来の技術】大容量インバータなどの電力変換装置では、円板状をした、いわゆる平形の半導体装置が主として用いられているが、この結果、その円板状をした半導体基体の円周端面での阻止耐圧が問題になる。
【0003】そこで、この阻止耐圧向上のため、例えば特公昭42−27611号公報では、ベベル(斜め)加工されたpn接合の不純物濃度が低い方の素子側面に、同じ導電型で不純物濃度が高い層を形成する技法について提案しており、且つ、その製法として、高濃度のシリコンの蒸着、或いは合金による拡散、さらには酸化膜を側面に形成し、不純物の偏析により表面を高濃度化する例が記載されている。
【0004】また、特公昭43−22734号公報でも、同じくベベル加工された素子側面に、部分的に高濃度層を形成する技法につい開示しており、ここでは、合金による拡散を用いた製法が記載されている。
【0005】一方、特開昭55−138873号公報では、ベベル加工とは別に、素子側面でpn接合を形成している半導体層のそれぞれに、その半導体層と同じ導電型で不純物濃度が高い層を全周にわたって形成する技法について提案しているが、ここでは、その構造および効果についてだけ開示している。
【0006】また、特公昭49−15669号公報では、いわゆる、正ベベル加工を組合せた二重正べベル加工による阻止耐圧の向上技法について開示している。なお、正ベベル加工とは、半導体基体の円周端面に表われているp+ n合部分でn側よりもp+ 側の方が半導体基体の断面積が大きくなるようにベベル加工することを意味するが、この特公昭49−15669号公報では、これを半導体基体の一方の主表面に近い接合部分と、他方の主表面に近い接合部分の双方で成立するように、半導体基体の円周端面の横断面形状がV字形に窪んだΣ形状に加工(これを二重正べベル加工という)したものを前提とした上で、さらにその形状を工夫することにより、より一層の阻止耐圧の向上を図った技術について開示しているものである。
【0007】
【発明が解決しようとする課題】従来技術は、ダイオードや、pn接合を複数有するサイリスタなどの半導体装置の阻止耐圧を向上して信頼性を高める素子構造に関するものであり、その阻止耐圧の経時変化について配慮がされておらず、さらに高い信頼性保持の点で問題があった。
【0008】本発明の目的は、劣化の虞れがなく所期の阻止耐圧特性が保たれ、充分な信頼性が確実に得られるようにした高耐圧半導体装置と、それの実現を容易にするための製造方法を提供し、これにより高性能でしかも高い信頼性を有する電力変換装置が提供できるようにすることである。
【0009】
【課題を解決するための手段】第1の発明によれば、上記目的は、少なくともnエミッタ層とpベース層、nベース層、それにPエミッタ層を順次備えたほぼ円板状の半導体基板の円周端面に、上記nベース層内で上記半導体基板の断面径寸法が最小になるようにして二重正ベベル加工が施された高耐圧半導体装置において、上記半導体基板の円周端面の二重正ベベル加工により最小断面径寸法となっている部分の表面から上記nベース層内の全周にわたって該nベース層よりも高不純物濃度のn型半導体層を設け、該n型半導体層によりチャネルストッパが形成されるようにして達成される。
【0010】第2の発明によれば、上記目的は、平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面から上記第1導電型領域を中心にして二重正ベベル加工を施す工程と、上記第1導電型領域より不純物濃度が高い半導体領域を上記二重正ベベル加工が施された円周端面の全周にわたってガス拡散法により形成する工程と、上記べベル加工した面と上記主表面となす角度よりも大きい角度で上記二重正ベベル加工が施された円周端面の全周にわたって再度二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるようにして達成される。
【0011】第3の発明によれば、上記目的は、平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面から上記第1導電型領域を中心にして二重正ベベル加工を施す工程と、この二重正ベベル加工により上記半導体基板の第1導電型領域に形成された最小断面径寸法となっている部分の全周にわたって上記半導体基板の中央方向に向かう溝を形成する工程と、上記第1導電型領域より不純物濃度が高い半導体領域を上記円周端面の全周にわたってガス拡散法により形成する工程と、上記べベル加工した面と上記主表面となす角度よりも大きい角度で上記二重正ベベル加工が施された円周端面の全周にわたって再度二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるようにして達成される。
【0012】第4の発明によれば、上記目的は、平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面から上記第1導電型領域を中心にして二重正ベベル加工を施す工程と、この二重正ベベル加工により上記半導体基板の第1導電型領域に形成された最小断面径寸法となっている部分の全周部分を残して上記半導体基板の円周端面に酸化膜又は窒化膜の少なくとも一方を形成する工程と、この酸化膜又は窒化膜の少なくとも一方をマスクとしたガス拡散法により上記第1導電型領域より不純物濃度が高い半導体領域を上記半導体基板の円周端面の全周にわたって形成させる工程と、上記べベル加工した面と上記主表面となす角度よりも大きい角度で上記二重正ベベル加工が施された円周端面の全周にわたって再度二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域とと同一導電型で不純物濃度が高い半導体層が形成されるようにして達成される。
【0013】第5の発明によれば、上記目的は、平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面の全周にわたって上記第1導電型領域から上記半導体基板の中央方向に向かう溝を形成する工程と、上記第1導電型領域より不純物濃度が高い半導体領域を上記半導体基板の円周端面の全周にわたってガス拡散法により形成する工程と、上記半導体基板の円周端面に二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるようにして達成される。
【0014】第6の発明によれば、上記目的は、平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面に二重正ベベル加工を施す工程と、この二重正ベベル加工により上記半導体基板の第1導電型領域に形成された最小断面径寸法となっている部分に、H2 又はO2 の何れか一方をキャリアガスとするPOCl3 又はPCl3 或いはPBr3 の何れか1種を含む雰囲気、又はPH3 ガスを含む雰囲気、或いはAsH3 ガスを含む雰囲気の何れか1種の雰囲気中でレ−ザ光を全周にわたって照射する工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるようにして達成される。
【0015】第7の発明によれば、上記目的は、平面形状がほぼ円板状の第1導電型の半導体基板の両方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、上記半導体基板の円周端面に二重正ベベル加工を施す工程と、この二重正ベベル加工が施された上記半導体基板の円周端面にリンガラス膜を形成する工程と、上記二重正ベベル加工により上記第1導電型領域に形成された最小断面径寸法となっている部分に、上記リンガラス膜を通してレ−ザ光を全周にわたって照射する工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるようにして達成される。
【0016】第8の発明によれば、上記目的は、平面形状がほぼ円板状の第1導電型のの第1と第2の半導体基板の夫々の一方の主表面に所定の深さの第1導電型領域を残して第2導電型の半導体領域を形成する工程と、これら第1と第2の半導体基板の夫々の他方の主表面の円周端部の全周からほぼ一定の深さで中心方向に向かって一定の幅に上記第1導電型領域と同じ導電型で不純物濃度が高い半導体領域を形成する工程と、これら第1と第2の半導体基板の他方の主表面が夫々向かい合うようにしてこれら第1と第2の半導体基板を相互に接合して一体化する工程と、この一体化された半導体基板の円周端面に二重正ベベル加工を施す工程とを有し、上記第1導電型の半導体基板の二重正ベベル加工により最小断面径寸法となっている部分の全周にわたって、上記第1導電型領域と同一導電型で不純物濃度が高い半導体層が形成されるようにして達成される。
【0017】第9の発明によれば、上記目的は、第1の発明による高耐圧半導体装置を複数個用いて交流から直流に電力変換を行なうようにして達成される。
【0018】第10の発明によれば、上記目的は、第1の発明による高耐圧半導体装置を複数個用いて直流から交流に電力変換を行なうようにして達成される。
【0019】第11の発明によれば、上記目的は、第1の発明による高耐圧半導体装置を複数個用いて第1の周波数の交流から第2の周波数の交流に電力変換を行なうようにして達成される。
【0020】第12の発明によれば、上記目的は、第1の発明による高耐圧半導体装置を複数個用いて交流から直流に電力変換を行なう装置と、同じく第1の発明による高耐圧半導体装置を複数個用いて直流から交流に電力変換を行なう装置とを組合せて直流送電を行なうにして達成される。
【0021】第13の発明によれば、上記目的は、第1の発明による高耐圧半導体装置を複数個用いて無効電力補償を行なうようにして達成される。
【0022】
【作用】高耐圧半導体装置に所定の電圧を印加したまま高温に曝す寿命試験において、半導体基体側面を覆うパシベ−ション膜中に電荷が誘起され、この電荷が上記の寿命試験で変動し、半導体基体側面におけるnベ−ス表面がp型になって反転層が形成されるが、本発明の高耐圧半導体装置では、nベース層よりも高不純物濃度のn型半導体層が設けられており、該n型半導体層は不純物濃度が高いため、反転層が形成されない。
【0023】従って、この反転層を介してnベ−ス表面に隣接するpベ−ス層とpエミッタ層が連結されるのが防止されるため、漏れ電流の経時的な増大はなく、阻止耐圧の劣化を生じないので、高信頼性が達成できる。
【0024】また、図2に示すように、端面における空乏層端が該n+ 層内にとどまり、該空乏層端が順バイアス時にはpエミッタ層に、逆バイアス時にはpベース層に接近し、pエミッタ或いはpベースから正孔が注入され易くなることによる漏れ電流の増大を防止できる。
【0025】さらに、pベース層及びpエミッタ層端面、nベース層端面のpベース層、pエミッタ層に近接している部分は、それぞれカソード電極、アノード電極に近接しているため、製造工程中、電極材料の汚染を受けやすい。
【0026】本発明による構造では、図2に示すように、nベース端面における空乏層端が該n+ 層内にとどまり、該空乏層端が汚染された端面に到達しないため、金属汚染による素子の破壊を防止できる。
【0027】また、本発明による高耐圧半導体装置の製造方法によれば、半導体基体側面がpnp構造を有する前記の高耐圧半導体装置の端面をベベル形成した上で容易に半導体基体側面におけるnベ−ス表面にチャネルストッパを形成することができる。
【0028】さらに本発明によれば、交流から直流に電力変換を行う電力変換装置、直流から交流に電力変換を行う電力変換装置、第1の周波数の交流から第2の周波数の交流に電力変換を行う電力変換装置、交流から直流に電力変換を行う電力変換装置および直流から交流に電力変換を行う電力変換装置を組み合わせて使用する直流送電系統の電力変換装置、静止型無効電力補償装置等の電力変換装置を構成することができる。
【0029】一般に、これらの電力変換装置は、多数のサイリスタ素子を直列にして使用する必要があり、直列接続素子間の電圧不均衡分の余裕度をみた素子数が必要であったが、本発明による高耐圧半導体装置によれば、極めて高い信頼性が得られるので、これを用いることにより、一定の容量の電力変換装置を対象にした場合、余裕度を大きく切り詰めることができるので、使用素子数を大幅に削減でき小型化が実現できるだけでなく、直列接続素子間での電圧不均衡分が極めて少ないので直列接続素子数が多くでき、電力変換装置の大容量化が容易に達成できる。
【0030】さらに、本発明による高耐圧半導体装置によれば、長時間使用していても特性の劣化が生じないため、極めて高信頼の電力変換装置を得ることができる。
【0031】
【実施例】以下、本発明について、図示の実施例により詳細に説明する。図1は、本発明による高耐圧半導体装置を光トリガ形サイリスタに適用した場合の一実施例である。なお、ここでサイリスタとは、周知のように、3個以上のpn接合を有し、電気的、光学的なトリガ手段により、電流阻止状態から導通状態への切換えと、その逆の切換えを行うことのできる半導体装置(素子)のことである。
【0032】図1において、10はサイリスタ全体を表わしており、n型ベース層1を挾んで、一方の主表面(図では上側の面)側にはp型ベース層2が、また、他方の主表面(図では下側の面)側にはp型エミッタ層3が、夫々形成されている。そして、これらのn型ベース層1とp型ベース層2、それにp型エミッタ層3からなる半導体基板は、平面形状(図で、上又は下から見た形状)が円板状に作られ、その円周端面には、図示のように、全周にわたってΣ字形に窪んだ、二重正ベベル加工が施されている。なお、この二重正ベベル加工の意味については、上記したとおりである。
【0033】このサイリスタ10において、まず、Mは主電流が流れる主サイリスタ部を表わし、この主サイリスタ部Mは、n型エミッタ層40、p型ベース層2、n型ベース層1、p型エミッタ層3の4種の半導体層と、p型エミッタ層3に接続(オーミックコンタクト)されたアノード電極5と、p型ベース層2に部分的に短絡されてn型エミッタ層40に接続されたカソード電極6により構成されている。次に、サイリスタ10において、Aは補助サイリスタ部を表わし、この補助サイリスタ部Aは、n型エミッタ層42、p型ベース層2、n型ベース層1、p型エミッタ層3の4種の半導体層と、p型エミッタ層3に接続されたアノード電極5と、p型ベース層2に部分的に短絡されてn型エミッタ層42に接続されたカソード電極62により構成されている。
【0034】さらに、サイリスタ10において、Tはトリガサイリスタ部を表わし、このトリガサイリスタ部Tは、n型エミッタ層41と、p型ベース層2、n型ベース層1、p型エミッタ層3の4種の半導体層と、p型エミッタ層3に接続されたアノード電極5と、p型ベース層2に部分的に短絡されてに接続されたカソード電極61により構成されている。
【0035】なお、図でははっきりしないが、このような平型の半導体装置としては良く知られているように、各サイリスタ部M、A、Tの夫々に設けられているn型エミッタ層40、41、42と、カソード電極6、61、62は、夫々平面形状がリング状で同心円状をなして作られているものである。
【0036】次に、図1のサイリスタ10において、7はn型高濃度層で、n型ベース層1の不純物濃度よりも高い不純物濃度をもち、n型ベース層1とp型ベース層2、それにp型エミッタ層3からなる半導体基板の円周端面の二重正ベベル加工により最小断面径寸法となっている部分Sの表面から上記nベース層1内の全周にわたって形成されている。なお、80は第1のパッシベーション膜で、81は第2のパッシベーション膜である。
【0037】次に、この実施例の動作について説明する。なお、このような光トリガサイリスタの一般的な動作については、良く知られていることなので、簡単に説明すると、図2に示すように、p型エミッタ層3に接続されたアノード電極5に正電圧を、そしてサイリスタ部Mのn型エミッタ層40に接続されたカソード電極6に負電圧を印加した順方向阻止状態で、トリガサイリスタ部Tに光が照射されると、n型エミッタ層41からp型ベース層2内に電荷が注入され、これにより、まず補助サイリスタ部Aがトリガされ、次いで主サイリスタ部Mがトリガされるので、アノード電極5とカソード電極6間に主電流が流れるようになるのである。
【0038】図2において、15、25は、カソード電極6が負、アノード電極5が正となる順方向阻止電圧が印加されている場合のp型ベース層2からn型ベース層1内に拡がる空乏層を表わし、90はパッシベーション膜80内の負電荷を表わす。
【0039】この図2に示すように、サイリスタ10などの半導体装置に順方向電圧が印加され、その印加電圧が高くなると、p型ベース層2、n型ベース層1に空乏層15、および25が拡がる。
【0040】そして、いま、n型高濃度層7が設けられていない場合に、この状態が長時間にわたり継続すると、パッシベーション膜80中の負電荷がn型ベース層1の表面に偏析し、その表面がp型に反転して反転層35が形成されるようになり、この結果、反転層35によりp型ベース層2とp型エミッタ層3が連結され、トリガされないのに順方向阻止状態が破れて導通状態になってしまう。これは、逆方向阻止状態でも同様である。
【0041】しかして、この実施例のように、n型高濃度層7が存在すると、このn型高濃度層7の表面には反転層が形成されないため、チャネルストッパとして働き、反転層35によりp型ベース層2とp型エミッタ層3が連結されるのが抑えられ、この結果、漏れ電流が経時的に増大するのが抑えられ、阻止耐圧の劣化が生じない。
【0042】また、図2に示すように、端面における空乏層端が該n+ 層内にとどまり、該空乏層端が順バイアス時にはpエミッタ層に、逆バイアス時にはpベース層に接近し、pエミッタ或いはpベースから正孔が注入され易くなることによる漏れ電流の増大を防止できる。
【0043】さらに、pベース層及びpエミッタ層端面、nベース層端面のpベース層、pエミッタ層に近接している部分は、それぞれカソード電極、アノード電極に近接しているため、製造工程中、電極材料の汚染を受けやすい。
【0044】本発明による構造では、図2に示すように、nベース端面における空乏層端が該n+ 層内にとどまり、該空乏層端が汚染された端面に到達しないため、金属汚染による素子の破壊を防止できる。
【0045】ところで、本発明によれば、このn型高濃度層7の形成が容易に、しかも確実に得ることができるようになっているものであり、以下、本発明による製造方法について、図示の実施例により説明する。
【0046】図3は、本発明による高耐圧半導体装置の製造方法の第1の実施例で、(1) 平面形状が円形をした抵抗率が520Ω・cmの高抵抗n型半導体基板1の両主表面からアルミニウムを拡散し、p型ベース層2およびp型エミッタ層3を形成する。この場合の表面不純物濃度は単位体積当たり約1×10の16乗、拡散深さは約150マイクロメートルである。このとき、p型ベース層2はエッチングもしくは研削によりその厚さが調整される。
【0047】(2) 次亜塩素酸リンを用いたリンの拡散により、深さが8マイクロメートルになるようにして、表面不純物濃度が単位体積当たり約1×10の19乗〜21乗の高不純物濃度のn型半導体層4を形成する。
【0048】(3) 公知のホトエッチングによって、カソード側の平面パターンを形成する。すなわち、主サイリスタ部のn型エミッタ層40、補助サイリスタ部のn型エミッタ層42、受光部のサイリスタ部のn型エミッタ層41を形成する。
【0049】(4) 公知のベベリング技術により、ベベルされた面と側面におけるpn接合面が約30度の角度になるように、n型ベース層1とp型ベース層2、それにp型エミッタ層3からなる半導体基板の円周端面をΣ字形状に加工(二重正ベベル加工)した後、表面不純物濃度が単位体積当たり約1×10の14乗から17乗の高不純物濃度のn+ 型半導体層7を形成する。
【0050】(5) 再度、ベベルされた面と側面におけるpn接合面が約50度の角度になるようにΣ字形状に加工(二重正ベベル加工)する。この加工により、図示したように、n型ベース層1の円周端部の表面の一部にだけ、全周にわたってn+ 型の高濃度不純物層7が残留形成できる。
【0051】(6) 公知のアルミニウム蒸着とホトエッチングによりアノード電極5及び主サイリスタ部Mのカソード電極6、補助サイリスタ部Aのカソード電極62、トリガサイリスタ部Tのカソード電極61を形成する。
【0052】(7) パッシベーション膜(表面安定化膜)80、81を塗布形成して、図1に示した高耐圧半導体装置を得ることができる。
【0053】次に、図4は、本発明による高耐圧半導体装置の製造方法の第2の実施例で、(1) 平面形状が円形の抵抗率が520Ω・cmの高抵抗n型半導体基板1の両主表面からアルミニウムを拡散し、p型ベース層2とp型エミッタ層3を形成する。この場合の表面不純物濃度は単位体積当たり約1×10の16乗、拡散深さは約150マイクロメートルである。そして、p型ベース層2はエッチングもしくは研削によりその厚さが調整される。
【0054】(2) 次亜塩素酸リンを用いたリンの拡散により、表面不純物濃度が単位体積当たり約1×10の19乗〜21乗の高不純物濃度のn型半導体層4を深さが8マイクロメートルになるよう形成する。
【0055】(3) 公知のホトエッチングによって、カソード側の平面パターンを形成する。すなわち、主サイリスタ部Mのn型エミッタ層40と、補助サイリスタ部Aのn型エミッタ層42、トリガサイリスタ部Tのn型エミッタ層41を形成する。
【0056】(4) 公知のベベリング技術により、n型半導体基板1の円形即端部の中央に溝によるくびれを有し、なおかつ、ベベルされた面と側面におけるpn接合面が鋭角になるように二重正ベベル加工した後、表面不純物濃度が単位体積当たり約1×10の14乗〜17乗の高不純物濃度のn+ 型半導体層7を形成する。
【0057】(5) 再度、ベベルされた面と側面におけるpn接合面が鋭角になり、なおかつ、n型半導体基板1の側部中央に形成されたくびれの先端までベベル加工する。この加工により、図示のように、n型ベース層1の円周端部の表面の一部にだけ、全周にわたってn+ 型の高濃度不純物層7が残留形成できる。
【0058】(6) 公知のアルミニウム蒸着とホトエッチングによりアノード電極5と、主サイリスタ部Mのカソード電極6、補助サイリスタ部Aのカソード電極62、トリガサイリスタ部Tのカソード電極61を形成する。
【0059】(7) パッシベーション膜80と81を塗布形成して、図1に示した高耐圧半導体装置を得るのである。
【0060】図5は、本発明による高耐圧半導体装置の製造方法の第3の実施例で、(1) 平面形状が円形をした抵抗率が520Ω・cmの高抵抗n型半導体基板1の両主表面からアルミニウムを拡散し、p型ベース層2およびp型エミッタ層3を形成する。この場合の表面不純物濃度は単位体積当たり約1×10の16乗、拡散深さは約150マイクロメートルである。このとき、p型ベース層2はエッチングもしくは研削によりその厚さが調整される。
【0061】(2) 次亜塩素酸リンを用いたリンの拡散により、深さが8マイクロメートルになるようにして、表面不純物濃度が単位体積当たり約1×10の19乗〜21乗の高不純物濃度のn型半導体層4を形成する。
【0062】(3) 公知のホトエッチングによって、カソード側の平面パターンを形成する。すなわち、主サイリスタ部のn型エミッタ層40、補助サイリスタ部のn型エミッタ層42、受光部のサイリスタ部のn型エミッタ層41を形成する。
【0063】(4) 公知のベベリング技術により、ベベルされた面と側面におけるpn接合面が30度の角度になるように、n型ベース層1とp型ベース層2、それにp型エミッタ層3からなる半導体基板の円周端面を二重正ベベル加工した後、n型半導体基板1の側部中央部を除いて公知の酸化膜形成技術により酸化し、酸化膜85を形成する。
【0064】(5) 酸化膜85をマスクとして、表面不純物濃度が単位体積当たり約1×10の14乗〜17乗の高不純物濃度のn+ 型半導体層7を、次亜塩素酸リンを用いたリンの拡散により形成する。この加工により、図示のように、n型ベース層1の円周端部の表面の一部にだけ、全周にわたってn+ 型の高濃度不純物層7が残留形成できる。
【0065】(6) 公知のアルミニウム蒸着とホトエッチングによりアノード電極5及び主サイリスタ部Mのカソード電極6、補助サイリスタ部Aのカソード電極62、トリガサイリスタ部Tのカソード電極61を形成する。
【0066】(7) パッシベーション膜(表面安定化膜)80、81を塗布形成して、図1に示した高耐圧半導体装置を得ることができる。
【0067】図6は、本発明による高耐圧半導体装置の製造方法の第4の実施例で、(1) 平面形状が円形をした抵抗率が520Ω・cmの高抵抗n型半導体基板1の両主表面からアルミニウムを拡散し、p型ベース層2およびp型エミッタ層3を形成する。この場合の表面不純物濃度は単位体積当たり約1×10の16乗、拡散深さは約150マイクロメートルである。このとき、p型ベース層2はエッチングもしくは研削によりその厚さが調整される。
【0068】(2) 次亜塩素酸リンを用いたリンの拡散により、深さが8マイクロメートルになるようにして、表面不純物濃度が単位体積当たり約1×10の19乗〜21乗の高不純物濃度のn型半導体層4を形成する。
【0069】(3) 公知のホトエッチングによって、カソード側の平面パターンを形成する。すなわち、主サイリスタ部のn型エミッタ層40、補助サイリスタ部のn型エミッタ層42、受光部のサイリスタ部のn型エミッタ層41を形成する。
【0070】(4) 厚さ100マイクロメートルのダイヤモンドブレードによりn型半導体基板1の側部中央に素子の中心に向かって切れ込みを入れ、公知のエッチング処理を行う。そして、表面不純物濃度が単位体積当たり約1×10の14乗〜17乗の高不純物濃度のn+ 型半導体層7を次亜塩素酸リンを用いたリンの拡散により形成する。
【0071】(5) 公知のベベリング技術により、ベベルされた面と側面におけるpn接合面が鋭角になり、なおかつ、n型半導体基板1の側部中央に形成された切れ込みの先端まで二重正ベベル加工する。この加工により、図示のように、n型ベース層1の円周端部の表面の一部にだけ、全周にわたってn+ 型の高濃度不純物層7が残留形成できる。
【0072】(6) 公知のアルミニウム蒸着とホトエッチングによりアノード電極5及び主サイリスタ部Mのカソード電極6、補助サイリスタ部Aのカソード電極62、トリガサイリスタ部Tのカソード電極61を形成する。
【0073】(7) パッシベーション膜(表面安定化膜)80、81を塗布形成して、図1に示した高耐圧半導体装置を得ることができる。
【0074】図7は、本発明による高耐圧半導体装置の製造方法の第5の実施例で、(1) 図3の実施例における(1)〜(3)の工程と同じ工程の後、公知のベベリング技術により、ベベルされた面と側面におけるpn接合面が鋭角になるよう二重正ベベル加工し、電極形成及びベベル加工が終了した半導体基体100を得る。
【0075】(2) 石英チャンバ210の中に回転可能なステージ200をセッティングし、このステージ200上に半導体基体100をステージと一緒に回転するように設置する。続いて排気口230から真空ポンプを用いて排気を行う。所定の真空度に達した後、ガス導入路230よりPH3を石英チャンバー210内に導入し、ステージ200を毎秒3回の割合で回転させながらn型半導体基板1の円周端部の中央に、パルス幅0.78秒、照射エネルギーが1平方センチメートル当たり5〜20ジュールのYAGレーザビーム220を照射する。
【0076】この加工によりn型ベース層1の円周端部表面に全周にわたってn+ 型の高濃度不純物層7が形成される。
【0077】(3) 公知のアルミニウム蒸着とホトエッチングによりアノード電極5及び主サイリスタ部Mのカソード電極6、補助サイリスタ部Aのカソード電極62、トリガサイリスタ部Tのカソード電極61を形成する。
【0078】(4) パッシベーション膜(表面安定化膜)80、81を塗布形成して、図1に示した高耐圧半導体装置を得ることができる。
【0079】図8は、本発明による高耐圧半導体装置の製造方法の第6の実施例で、(1) 図3の実施例における(1)〜(3)の工程と同じ工程の後、公知のベベリング技術により、ベベルされた面と側面におけるpn接合面が鋭角になるよう二重正ベベル加工し、電極形成及びベベル加工が終了した半導体基体を得、その後、素子の両主表面をマスキングした後、公知のケミカルベーパーデポジション(CVD)によりリンガラスをベベル加工された円周端部側面のみに形成し、電極形成およびベベル加工が終了し、側面にリンガラス層400が付着した半導体基体101を得る。
【0080】(2) 回転可能なステージ200を用意し、このステージ200上に半導体基体101を設置する。そして、ステージ200を毎秒3回の割合で回転させながらn型半導体基板1の円周端部中央にパルス幅0.78秒、照射エネルギーが1平方センチメートル当たり1〜20ジュールのYAGレーザを照射する。この加工によりn型ベース層の側部表面に全周にわたってn型の高濃度不純物層が形成できる。
【0081】(3) 公知のアルミニウム蒸着とホトエッチングによりアノード電極5及び主サイリスタ部Mのカソード電極6、補助サイリスタ部Aのカソード電極62、トリガサイリスタ部Tのカソード電極61を形成する。
【0082】(4) パッシベーション膜(表面安定化膜)80、81を塗布形成して、図1に示した高耐圧半導体装置を得ることができる。
【0083】図9は、本発明による高耐圧半導体装置の製造方法の第7の実施例で、(1) 2枚の高抵抗のn型半導体基板1の一方の主表面からそれぞれアルミニウムを拡散してp型半導体層2と3を形成した後、他方の主表面の円周端部から中心に向かって所定の長さだけ、次亜塩素酸リンを用いたリンの拡散により、表面不純物濃度が単位体積当たり約1×10の14乗〜17乗の高不純物濃度のn+型半導体層7を10マイクロメータの深さに形成して半導体基体102及び103を得る。
【0084】(2) 2枚の半導体基体102及び103の、n型高濃度層7が形成された一方の主表面同志を向かい合わせて、公知のウェハ貼り合わせ技術により接合して一体化し、次いで次亜塩素酸リンを用いたリンの拡散により、表面不純物濃度が単位体積当たり約1×10の19乗〜21乗の高不純物濃度のn型半導体層4を、深さが8マイクロメートルになるよう形成する。
【0085】(3) 公知のホトエッチングによって、カソード側の平面パターンを形成する。すなわち、主サイリスタ部のn型エミッタ層40、補助サイリスタ部のn型エミッタ層42、受光部のサイリスタ部のn型エミッタ層41を形成する。
【0086】(4) 公知のアルミニウム蒸着とホトエッチングによりアノード電極5及び主サイリスタ部Mのカソード電極6、補助サイリスタ部Aのカソード電極62、トリガサイリスタ部Tのカソード電極61を形成する。
【0087】(5) 公知のベベリング技術により、ベベルされた面と側面におけるpn接合面が30度の角度になるように、n型ベース層1とp型ベース層2、それにp型エミッタ層3からなる半導体基板の円周端面を二重正ベベル加工する。この加工により、図示のように、n型ベース層1の円周端部の表面の一部にだけ、全周にわたってn+型の高濃度不純物層7が残留形成できる。
【0088】(6) パッシベーション膜(表面安定化膜)80、81を塗布形成して、図1に示した高耐圧半導体装置を得ることができる。
【0089】従って、以上説明した本発明の製造方法の実施例によれば、図1、図2の実施例で説明したチャネルストッパとして働くn+型高濃度層7を有し、これにより漏れ電流が経時的に増大するのが抑えられ、順方向阻止耐圧の劣化が生ぜず、極めて高い信頼性を有する高耐圧半導体装置を容易に、しかも確実に得ることができる。
【0090】次に、図10は、本発明による高耐圧半導体装置を用いて他励式整流を行なうようにした3相ブリッジ整流回路からなる電力変換装置の一実施例で、VR、VS、VTは3相の交流電源、T1、T3、T5は上アームのスイッチ群、T2、T4、T6は下アームのスイッチ群であり、各スイッチとしては、図1に示した本発明の一実施例による高耐圧半導体装置10を少なくとも1個、或いは複数個直列接続して用いている。L及びRは負荷となるインダクタンスと抵抗を表わしている。
【0091】従って、この電力変換装置によれば、3相の交流電源VR、VS、VTから供給される3相の交流電力を負荷側で直流電力に変換し、負荷に供給することができる。
【0092】図11は、本発明による高耐圧半導体装置を他励式インバータに適用した場合の一実施例による電力変換装置で、Eは直流電源、Lは直流リアクトル、T1、T3、T5は上アームのスイッチ群、T2、T4、T6は下アームのスイッチ群であり、各スイッチには高耐圧半導体装置10を少なくとも1個、或いは複数個直列接続して用いている。VR、VS、VTは3相の交流電源である。
【0093】従って、この電力変換装置によれば、直流電源Eから供給される直流電力を3相の交流電圧VR、VS、VTに変換できる。
【0094】図12は、本発明による高耐圧半導体装置を用いて他励式サイクロコンバータを構成した場合の電力変換装置の一実施例で、L及びRは負荷となるインダクタンスと抵抗を表わし、T1、T3、T5、T2、T4、T6は高耐圧半導体装置10を少なくとも1個、あるいは複数個直列接続して用いている正群コンバータを構成するスイッチであり、T7、T9、T11、T8、T10、T12は高耐圧半導体装置10を少なくとも1個、あるいは複数個直列接続して用いている負群コンバータを構成するスイッチである。
【0095】従って、この電力変換装置によれば、3相ブリッジ整流回路を逆並列に接続して、正弦波状の出力電圧電流を得るように出力波形が制御できるので、入力周波数に対して、出力周波数を3分の1や6分の1に変換することができる。
【0096】図13は、本発明による高耐圧半導体装置を用いて直流送電を行なうようにした電力変換装置の一実施例で、Aは送電側に設置した交直変換装置、Bは受電側に設置した直交変換装置、lA及びLBは直流リアクトル、Cは直流送電線である。
【0097】交直変換装置Aで交流から直流に変換された電力は、直流リアクトルLAによって電流の脈動が平滑され、直流送電線Cを介して送電側から受電側に送られ、ここで直交変換装置Bにより直流電力から交流電力に変換されて交流電力系統に供給されるのである。
【0098】図14は、本発明による高耐圧半導体装置を静止型無効電力補償装用の電力変換装置に適用した場合の一実施例で、XLは送電線のインピーダンス、Vtは受電点電圧、RLは負荷、Icは静止型無効電力補償用の出力電流、Vref は制御目標電圧、Kは制御系のゲイン、Ccはコンデンサ、Xcはリアクトル、Tは高耐圧半導体装置10を複数直列、或いは並列に接続して構成したバルブ(スイッチング装置)である。
【0099】図11の実施例のような装置が系統の場合、負荷RLが増加すると、送電線のインピーダンスXLで生じる電圧低下が増大し、受電点電圧Vtが低下する。そこで、このときには、パルス位相器によりバルブTの通流率を制御し、リアクトルXcの電流を減少させ、遅相無効電力による補償を減らすことによって、受電点電圧Vtの低下を抑制することができる。
【0100】図1に示した本発明の一実施例による高耐圧半導体装置10によれば、ブレークオーバー電圧(順方向耐圧)が8000V以上で、しかも耐圧特性が揃ったサイリスタが容易に得られるので、これら図10ないし図14の実施例のように、高耐圧半導体装置10を用いることにより、従来技術によるブレークオーバー電圧が、せいぜい6000V程度の高耐圧半導体装置を用いた場合に比して、約25%の直列個数を低減できるので、本発明の実施例によれば、電力変換装置が小型化でき、なおかつ信頼性をさらに向上させることができた。
【0101】
【発明の効果】本発明によれば、高耐圧で、しかも高信頼性の高耐圧半導体装置が得られると共に、それを容易に製造することができ、これを用いることにより、電力変換装置の小型化、大容量化が達成でき、さらに信頼性を著しく向上させることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013