米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−163839
公開日 平成6年(1994)6月10日
出願番号 特願平4−308495
出願日 平成4年(1992)11月18日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 関根 康
要約 目的
縦形npnバイポーラトランジスタと同一基板上に形成された横形pnpバイポーラトランジスタの電流増幅率hFEを高めて大電流領域でも使用できるようにした半導体装置を提供する。

構成
半導体基板1の主面には主たる縦形npnバイポーラトランジスタが設けられ、同一基板1上に横形pnpバイポーラトランジスタ10が共存して設けられている。この横形トランジスタのコレクタ領域を構成するp形拡散層7Aの周辺にp+拡散層が形成されている。従って、大きなコレクタ電流が流れた場合であっても真性ベース領域3Aの広がりが防止され、カーク効果の低減が図られる。
特許請求の範囲
【請求項1】 半導体基板の主面に形成された横形バイポーラトランジスタのコレクタ領域を構成する不純物拡散層の周辺にこれと同導電形の高濃度不純物拡散層が形成されていることを特徴とする半導体装置。
【請求項2】 請求項1に記載の半導体基板に、上記横形バイポーラトランジスタのコレクタ領域と同導電形のコレクタ領域を有する縦形バイポーラトランジスタが形成された半導体装置を製造するに当たり、上記不純物拡散層を、上記縦形バイポーラトランジスタのコレクタ領域内に形成された高濃度不純物拡散層と同一工程にて形成することを特徴とする半導体装置の製造方法。
【請求項3】 請求項1又は2に記載の半導体基板の主面に、ショットキー・バリア・ダイオードが形成された半導体装置を製造するに当たり、上記横形バイポーラトランジスタのエミッタ領域を構成する不純物拡散層の周辺に、これと逆の導電形の高濃度不純物拡散層を、ショットキー・バリア・ダイオードのアノード領域に形成された高濃度不純物拡散層と同一工程にて形成することを特徴とする半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体技術さらにはバイポーラ集積回路装置の製造に適用して特に有効な技術に関し、例えば同一の半導体基板の主面に縦形バイポーラトランジスタと横形のバイポーラトランジスタとが共存された半導体装置の製造に利用して有用な技術に関する。
【0002】
【従来の技術】近年のバイポーラトランジスタを用いた半導体集積回路装置にあっては、高速動作性に優れた縦形のnpnバイポーラトランジスタが主として用いられ、その他の補助的に用いられるトランジスタとして、特に製造工程を追加することなく得られる横形pnpバイポーラトランジスタが、同一基板上に共存して形成される。即ち、縦型バイポーラトランジスタの製造工程は、n形埋込み層からなるn形真性コレクタ領域の形成、p形不純物拡散層からなるp形真性ベース領域の形成、n形不純物拡散層からなるエミッタ領域の形成という具合いに大別され、上記横形のpnpバイポーラトランジスタは、上記n形真性コレクタ領域の形成工程にてそのn形ベース領域の形成が行われ、上記p形真性ベース領域の形成工程にてそのp形コレクタ領域及びp形エミッタ領域の形成が行われる。
【0003】ところで近年は、横形pnpバイポ−ラトランジスタに対しても、その耐圧向上、電流増幅率hFEの向上が要求されるに至り、これを達成する1つの手法として、例えば当該エミッタ領域の周辺に、ベース領域の電流の注入効率を向上させるためのn+拡散層を形成することが、特開昭61−263269、特開昭62−65370、特開平3−259533等により提案されている。
【0004】
【発明が解決しようとする課題】しかしながら、上記横形pnpバイポーラトランジスタは、依然、コレクタ電流Icの値が大きくなるにつれ、電流増幅率hFEが低下する特性となっているため、トランジスタの増幅特性に歪が生じ易く、特に大電流用途に向かないと云う不具合があった(図17の破線に示す特性)。これは、コレクタ電流Icが増大して、ベース領域に注入されるキャリア濃度と該ベース領域を構成する拡散層の濃度が同濃度となると、ベース領域が実質的に広がって、キャリアの伝播能率が低下するためである(所謂カーク効果)。
【0005】本発明は上記事情に鑑みてなされたもので、縦形npnバイポーラトランジスタと同一基板上に形成された横形pnpバイポーラトランジスタの電流増幅率hFEを高めて大電流領域でも使用できるようにした半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。即ち、半導体基板の主面に形成された横形バイポーラトランジスタのコレクタ領域を構成する不純物拡散層の周辺に、これと同導電形の高濃度不純物拡散層を形成した。
【0007】
【作用】コレクタ領域周辺に新たに追加された上記高濃度不純物領域がベース領域の拡散を防ぐため、大きなコレクタ電流が流れた場合であってもカーク効果の低減が図られるので、電流増幅率hFEの変動が抑えられる。
【0008】
【実施例】以下、本発明の一実施例を添付図面を参照して説明する。図1は本発明に係わる横形pnpバイポーラトランジスタの平面構造及び断面構造を示す説明図である。この図に示すように、横形pnpバイポーラトランジスタ10は、p形半導体基板1のn+形埋込み層2Aの上に形成されるもので、該埋込み層2Aの上に、n-形のエピタキシャル層3Aと高濃度に不純物が導入された(n+形)エピタキシャル層4Aとが形成され、これらは酸化シリコン膜5にて分離されている。そして、前記n-形エピタキシャル層3Aにコレクタ用のp形拡散層(コレクタ領域)7A及びエミッタ用のp形拡散層(エミッタ領域)7A’が形成され、n-エピタキシャル3A層,n+埋込み層2Aがベースを構成する。尚、図中2Dは基板1の非活性領域に形成されたp+領域である。
【0009】上記横形pnpバイポーラトランジスタ10には、エミッタ領域7A’周囲にn+拡散層8Aがこれを囲繞するように形成されている(図1の左下り斜線部分)。このようにn+拡散層8Aを形成しておくことによって、ベースのキャリア濃度が増してその注入効率が向上され、これにより電流増幅率hFEの、コレクタ電流の変化に対する変動を抑えることができる。
【0010】一方、上記コレクタ領域7Aの周辺には、p+拡散層9が形成されている(図1の右下り斜線部分)。このp+拡散層9は、大電流が流れたときに当該ベース領域が伸びてコレクタ領域まで達してしまうことを阻止するために設けられ、これにより大電流によりベース領域に多大な正のキャリアが発生した場合であってもカーク効果を抑えることができる。この結果、上記横形pnpバイポーラトランジスタ10は、図17の実線に示すように、コレクタ電流Icの値が大きくなったときにも、電流増幅率hFEの変化の度合が、従来の横形トランジスタに比べて小さく制御され、特に大電流領域での歪を抑えることができるようになり、使用可能な電流値の範囲が広がることとなる。尚、図中11は層間絶縁膜、11a〜11cは絶縁膜に形成されたコンタクトホール、12a〜12cはシリサイド膜、13a〜13cは夫々コレクタ用,エミッタ用,ベース用の引出し電極である。
【0011】図2は上記横形pnpバイポーラトランジスタ10と同一の半導体基板1に形成された、縦形npnバイポーラトランジスタ20の平面構造及び断面構造を示す説明図である。p形半導体基板1上にはn+埋込み層2Bが形成され、更にその上にn-形エピタキシャル層3B(真性コレクタ領域)が積層されている。そして、該n-エピタキシャル層3Bの上にp形拡散層6Bが形成されて、これが真性ベース領域となる。この真性ベース領域6Bの主面にはp+拡散層7Bが形成され、この拡散層7B上にシリサイド膜12dを介してベース用の引出し電極13dが設けられている。又、上記p形拡散層6B上にはエミッタ領域を構成するn+拡散層15が形成されている。そして該拡散層15上には、導電層(配線層)16を介してエミッタ用の引出し電極13eが設けられている。一方、酸化シリコン膜5によって上記エピタキシャル層3Bと分離されたエピタキシャル層にはn形不純物が高度に導入された、コレクタ引き上げ用のn+拡散層4Bが形成され、この領域4B上にシリサイド膜12fを介してコレクタ用の引出し電極13fが設けられている。尚、図中11d,11fは層間絶縁膜に設けられたコンタクトホールである。
【0012】図3は上記バイポーラトランジスタ10,20と同一の半導体基板1に形成された、ショットキーバリアダイオード(SBD)30の平面構造及び断面構造を示す説明図である。SBD30が形成される領域には、n+埋込み層2C上にn-形エピタキシャル層3Cが形成され、更にこの上にn+拡散層8Cが形成され、このn+拡散層8C上にシリサイド12gを介してアノード用の電極13gが設けられている。又、酸化シリコン膜5によって上記エピタキシャル層3Cと分離されたエピタキシャル層にはn+拡散層4Cが形成され、この領域4Cにシリサイド膜12hを介してカソード用の引出し電極13hが設けられている。尚、図中6Cはn+拡散層8Cの周囲に設けられるガードリング用のp形拡散層、11g,11hは層間絶縁膜に形成されたコンタクトホールである。
【0013】次に上記2種のバイポーラトランジスタ10,20及びSBD30が同一基板上に形成された半導体集積回路装置の製造方法について説明する。ところで、この半導体集積回路装置にあっては、高速動作性に優れた縦形バイポーラトランジスタ20(図2)が主たる素子として用いられるため、上記横形pnpバイポーラトランジスタ10及びSBD30は、縦形バイポーラトランジスタ20の製造工程に準じて作成される。
【0014】図4〜図6は、半導体基板1上の、横形pnpバイポーラトランジスタ10(図4)、縦形pnpバイポーラトランジスタ20(図5)及びSBD30(図6)が形成される素子領域の製造工程途中で得られる構造を示す断面図である。かかる構造を達成するまでの製造工程は以下の通りである。先ずp形半導体基板1の活性領域ににn+埋込み層2A,2B,2Cが形成され、非活性領域にp埋込み層2Dが形成される。そしてその上にn-エピタキシャル層3が形成され、その上面に酸化シリコン膜,窒化シリコン膜(共に図示省略)が順次形成され、これを所定の形状にエッチングする。そして、上記酸化シリコン膜,窒化シリコン膜をマスクにしてエピタキシャル層のエッチングが行われ、これに熱処理を加えてアイソレーション用の酸化シリコン膜5が形成される。その後、窒化シリコン膜を除去し、図1に示したpnpトランジスタ10のベース電位引き上げ用の領域4A、図2に示したnpnトランジスタ20のコレクタ電位引き上げ用の領域4B,図3に示したSBD30のカソード下の拡散層4Cを形成すべく、該エピタキシャル層3の所定領域にn形不純物を高濃度に導入する。次に、当該半導体基体全面にレジスト51を塗布し、これに所定形状の開口部51a,51b(図4,図6)を設け、これをマスクとしてn形不純物を高濃度に導入し、pnpトランジスタ10のエミッタ領域(図1の7A’)を囲むn+拡散層8Aと、SBDのアノード側のn+拡散層8cを形成する。ここまでの工程で得られた構造を図4〜図6に示す。
【0015】その後、上記得られた半導体基体全面に再びレジスト52を塗布し、これに開口部52a,52bを設け(図8,図9)、該レジスト52をマスクとしてp形不純物の導入を行なって、npnトランジスタ20のベース領域6BとSBD30のガードリング6Cを形成する。ここまでの工程にて得られた構造を図7〜図9に示す。
【0016】次いで半導体基体の全面にレジスト53を塗布し、今度は、pnpトランジスタ10のコレクタ領域に対応する部分のみが露出するように開口部53aを設け、この状態で、高濃度(p+)のp形不純物の導入を行なって、コレクタ領域の側面及び下面を囲繞するp+拡散層9(図1参照)を形成する。ここまでの工程で得られた構造を図10〜図12に示す。
【0017】その後、レジスト54を基板全面に塗布し、該レジスト54の所定位置に開口部54a,54b,54c(図13,図14)を設け、これをマスクとしp形不純物の拡散を行って、npnトランジスタのベース領域内のp+拡散層7B,pnpトランジスタのエミッタ領域7A’及びコレクタ領域7Aを形成する。そして、npnトランジスタ20のベース領域上の酸化シリコン膜5の所定位置に開口部5aを設け、ここよりn形不純物を高濃度に導入してエミッタ用のn+拡散層15を形成する。そしてこのn+拡散層15の上に、例えばアルミ合金からなる導電層16を形成して、図13〜図15に示す構造を得る。
【0018】上記得られた半導体基体の全面に、例えば酸化シリコン膜からなる層間絶縁膜11を形成し、これに開口部11a〜11hを設け、開口部11a〜11d,11f〜11hにシリサイド膜12a〜12d,12f〜12hを形成し、このシリサイド膜及び上記アルミ合金の導電層16上にアルミ等からなる電極13a〜13hを形成して、図1〜図3に示した、pnpバイポーラトランジスタ10、npnバイポーラトランジスタ20、及びSBD30を形成する。
【0019】このように構成された半導体装置は、主として形成されたnpnバイポーラトランジスタの高速性が保持されつつ、従来、高速動作性や、電流増幅特性が劣っていたpnpトランジスタの性能向上を図ることができる。
【0020】以上本発明者によってなそれた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、本発明の半導体装置では、pnpトランジスタのコレクタ領域の下側に高濃度のp形不純物を導入する工程を追加したが、仮に、当該半導体装置に、図16に示すような縦形pnpトランジスタが形成されるのであれば、該pnpトランジスタのコレクタ領域のコレクタ抵抗を低減するために設けられるp+拡散層9bを形成する工程にて、同時に上記p+拡散層を形成すれば、特に製造プロセスを増やすことなく当該横形pnpトランジスタの特性を向上させることができる。尚、図16中41はn+埋込み層、42はp形のエピタキシャル層、43は埋め込み形のp-拡散層、44はエミッタを構成するp+拡散層、45はベースを構成するn形拡散層である。又、本実施例では、半導体基板1上にnpnダイオード,pnpダイオード及びSBDが形成された例を示したが、他の半導体素子が形成された半導体集積回路装置にも本発明は適用可能である。以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるバイポーラデバイスの製造技術に適用した場合について説明したが、この発明はそれに限定されるものでなく、BiCMOS等の他のLSI製造技術一般に利用することができる。
【0021】
【発明の効果】縦形npnバイポーラトランジスタと同一基板上に形成された横形pnpバイポーラトランジスタの電流増幅率hFEが高められて大電流用に十分耐えられるようになり、バイポーラデバイス全体としての高速回路への用途が広がる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013