米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 データ変換方法および装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−152429
公開日 平成6年(1994)5月31日
出願番号 特願平5−99097
出願日 平成5年(1993)4月26日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 尾鷲 仁朗 / 荒井 英雄 / 細川 恭一 / 中 一隆 / 岡村 富二男
要約 目的
本発明は、00(H)やFF(H)が禁止されている場合にも伝送可能なデータ変換方法及びそれを用いた装置を提供する。

構成
上位の7ビットのデータが全て、0あるいは1の場合には130、131上位7ビットに引き続くデータを1ビットシフトし220、シフトすることにより生じた部分にそれぞれ1あるいは0を追加して140変換データとする。
特許請求の範囲
【請求項1】入力データの所定のレベル範囲のデータの所定数の連続を検出し、上記所定数の連続を検出した場合には上記入力データの所定のビット以降のデータをシフトし、上記シフトにより生じた所定のビット部分に符号を追加することを特徴とするデータ変換方法。
【請求項2】データの所定のレベル範囲のデータの所定数の連続を検出し、上記データの所定のレベル範囲のデータの所定数の連続を検出した場合には上記データの所定のビット以降のデータをシフトし、上記シフトにより生じた所定のビット部分に符号を追加した変換データを入力とし、上記変換データの所定レベル範囲のデータの所定数の連続を検出し、上記変換データの所定のレベル範囲のデータの所定数の連続を検出した場合には上記変換データの所定のビットを削除し、上記所定のビット以降のデータをシフトすることを特徴とするデータ変換方法。
【請求項3】入力データの所定レベル範囲のデータの所定数の連続を検出するレベル検出手段と、上記レベル検出手段で上記所定数の連続を検出した場合には上記入力データの所定ビット以降のデータをシフトするシフト手段と、上記シフト手段により生じた所定ビットに符号を追加する手段とを有することを特徴とするデータ変換装置。
【請求項4】データの所定のレベル範囲のデータの所定数の連続を検出し、上記データの所定レベル範囲のデータの所定数の連続を検出した場合には上記データの所定のビット以降のデータをシフトし、上記所定のビット部分に符号を追加した変換データを入力とするデータ変換装置において、上記変換データの所定レベル範囲のデータの所定数の連続を検出するレベル検出手段と、上記レベル検出手段で上記所定レベル範囲のデータの所定数の連続を検出した場合に上記変換データの所定のビットを削除する手段と、上記所定のビット以降のデータをシフトする手段とを有することを特徴とするデータ変換装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明はデータの変換方法に関し、特に、特定の信号レベルを伝送できない場合に適したデータの変換方法および装置に関する。
【0002】
【従来の技術】ディジタル信号処理回路では、一般に8ビットを1ワードとした一塊の信号処理を行なう。例えばDー2フォーマットのディジタルVTRでは、現行テレビジョン信号を色副搬送波の4倍の周波数でサンプリングし、そのサンプリング値を8ビットのバイナリデータとして記録する。
【0003】Dー2フォーマットのディジタルVTRに代表されるディジタル映像機器では、00(H)、FF(H)(ヘキサデシマル表示したものを(H)を付加して示す)を使用しないように規格で決められている。Dー2VTRでは、00(H)は同期信号先端よりさらに小さい価なので、映像信号として現われることはほとんどなく、従って、01(H)に置き換えても全く影響ない。同様に、FF(H)は通常の映像信号として取りうる価よりも大きいので、映像信号として現われることはほとんどなく、従って、FE(H)に置き換えても全く影響ない。
【0004】
【発明が解決しようとする課題】ところが、映像信号の代わりにディジタルデータを送ろうとすると、00(H)、FF(H)といえども他のデータと同じ意味を持っているため、他のデータに置き換えることができない。さらにはまた、映像信号を扱う装置では、同期信号を基準に処理するために、所定の価よりも小さい価が連続して発生した場合には同期信号として取り扱うなどの処理を行なっている。従って、映像信号を送る伝送路で一般のディジタルデータを送ることができなかった。
【0005】本発明の目的は00(H),FF(H)などのデータが禁止されている場合や、所定の価よりも小さい価が連続するのを禁止されている場合にもディジタルデータを問題なく,効率よく伝送可能とするデータ変換方法及び装置を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するために、00(H)、FF(H)を禁止する場合には、入力されたワードのデータビットを検査し、検査した7ビットのデータが全て、0あるいは1の場合には検査した7ビットに引き続くデータを1ビットシフトし、シフトすることにより生じた部分にそれぞれ1あるいは0を追加して変換データとする。データ復元時には、入力されたワードのデータ変換時に検査したビットに対応するビットを検査し、7ビットのデータが全て0あるいは1の場合には8ビット目のデータを削除し、それに引き続くデータを1ビット前方にシフトする。
【0007】
【作用】検査した7ビットのデータが全て0あるいは1の場合に、それぞれ1、0のデータを追加することにより、00(H)、FF(H)を除去することが出来る。復元時には、検査した7ビットのデータが全て0又は1の場合にはそれに引き続くデータは、データ変換時に追加したデータであることが明らかなので、そのデータを削除することができる。削除したデータに引き続くデータを前方にシフトすることで、連続したデータとすることができ、元の入力データに全く等しいデータを復元できる。
【0008】
【実施例】本発明の一実施例を図1を用いて説明する。本実施例では一例として、広帯域のハイビジョン信号を入力とし、圧縮して現行のテレビジョン方式のVTRに記録するシステムに本発明を適用する場合について説明する。
【0009】図1で、10はハイビジョン信号の入力端子、11は再生されたハイビジョン信号の出力端子、20は圧縮信号処理回路、21は記録信号処理回路、22は本発明に係るデータ変換回路、23は同期信号付加回路、30はディジタルVTR、40は同期信号除去回路、41はデータ逆変換回路、42は再生信号処理回路、43は伸張信号処理回路である。
【0010】入力端子10より入力されたディジタル化されたハイビジョン信号は圧縮信号処理回路20に入力され、例えば、JPEG規格にあるように離散コサイン変換(DCT)した後可変長符号化して圧縮信号処理が行なわれる。圧縮された信号は記録信号処理回路21に入力され、ディジタルVTR30に記録するのに適したように並べ変えなどの処理が行なわれる。記録信号処理後のデータはデータ変換回路22に入力される。
【0011】図2はデータ変換回路22の動作説明図である。00(H)、FF(H)のデータが禁止されている場合の変換方法を示す。データ変換回路22への入力データを8ビット毎に区切り、ワード単位に禁止データかどうかを調べる。図2に示す実施例では、MSBからデータ伝送するものとする。
【0012】図2で、ワード1のMSB側のデータから調べていくと、ビット7で00(H)でもFF(H)でもないことがわかる。この場合にはそのままデータを伝送する。即ち、図2に示すシフトデータ、変換データは入力データと等しくなる。次に、ワード2のMSB側のデータから調べる。ここでは、ワード2のビット2まで調べても00(H)であるかないかが不明である。この場合には、図2に示すシフトデータのように、ビット1以降のデータを全て1ビットシフトする。変換データとしては、ビット1にデータ1を追加する。図2に示す例では、ワード2のビット2に引き続く入力データが0の場合について示したが、1の場合にも同様に変換データとして1を追加する。それは、再生時に元に戻すデータ変換で、追加した1であることを明らかにするためである。
【0013】次に、シフトデータのワード3について調べる。これは入力データのワード2のビット1からワード3のビット2までのデータに相当する。シフトデータのワード3のビット4のデータが1なのでビット4まで調べることで、00(H)、FF(H)でないことが明らかになる。この場合にはシフトデータのワード3をそのまま変換データとして出力する。
【0014】さらに、シフトデータのワード4では、すでに入力データに対し、1ビットシフトしているが、この場合には、シフトデータのビット2(入力データのビット3)まで調べても、FF(H)であるか否かがわからない。この場合には、入力データのワード4、ビット2以降のデータをさらに1ビットシフトする。即ち、シフトデータはワード4のビット1が空白になる。変換データとしては、シフトデータの空白部分にデータ0を追加する。これで、入力データに対し合計2ビットシフトされたことになる。この場合にも、入力データのワード4のビット3に引き続くデータが1の場合について示したが、0の場合にも同様に、データ0を追加する。やはり、再生時に元に戻すデータ変換で、追加した0であることを明らかにするためである。
【0015】以下同様に、調べてゆき、シフトデータのビット2まで調べても、00(H)、FF(H)でないことが明らかにならない場合には、入力データを1ビットシフトし、できた空白部分にそれぞれデータ1、0を追加する。
【0016】図2に示すデータ変換信号処理をした後、同期信号付加回路23に入力し、同期信号、バースト信号などを付加し、ディジタルVTR30のデジタル入出力フォーマットに合わせた後ディジタルVTR30に入力する。入力されたデータはディジタルVTR30に記録される。
【0017】ディジタルVTR30で再生された信号は同期信号除去回路40に入力され、データ以外の同期信号、バースト信号などが除去される。データ信号はデータ逆変換回路41に入力される。データ逆変換回路41では、データ変換回路22でビット1に追加されたデータを除去する。
【0018】図3はその動作説明用の図である。入力データをワード単位に調べてゆき、01(H)、FE(H)を検出した場合には、ビット1を削除し、それ以降のデータを1ビット前方にシフトし復元データとする。図3に示す例では、ワード2の入力データは01(H)なので、ビット1のデータ1を削除し、それ以降のビットを1ビット前方にシフトし復元データとする。また、入力データのワード4はFE(H)なのでビット1のデータ0を削除し、それ以降のデータをさらに1ビット前方にシフトし復元データとする。ワード4までで合計2ビットシフトしたことになる。以下同様に処理され、図3に示す復元データは図2に示す入力データに等しくなる。
【0019】データ逆変換回路41で元に戻されたデータは再生信号処理回路42に入力され、記録信号処理回路21に対応するデータのならべ変え処理などが行われ、圧縮信号処理回路20の出力信号に対応する元の圧縮データになる。再生信号処理回路42で元の圧縮データに戻されたデータは伸張信号処理回路43に入力され、データ伸張され、元のハイビジョン信号が復元され、端子11より再生されたハイビジョン信号が出力される。
【0020】以上のように、禁止された00(H)、FF(H)のデータを用いることなく、ディジタルVTRに記録し再生することができる。00(H)、01(H)、FE(H)、FF(H)のデータの生起確率を他の02(H)〜FD(H)のデータの生起確率と等しいとすると、図2、図3に示すデータ変換方式を用いることで、平均ワードあたり高々4/256ビットの増加にしかならず、その増加分は圧縮信号処理回路20の可変長符号化で吸収することができ、ほとんど問題にならない価である。
【0021】データ変換回路22の回路構成の一実施例を図4に示す。図4で、100はデータ変換回路22のデータ入力端子、101はデータ出力端子、110、150はバッファメモリ、120はシフトレジスタ、130は0000000の検出回路、131は1111111の検出回路、140はビット追加回路、160はメモリ制御回路である。
【0022】端子100から入力されたデータはバッファメモリ110に入力されメモリ制御回路160に従い、シフトレジスタ120に順次データを出力する。シフトレジスタ120にはメモリ制御回路160より制御信号が入力され、MSBから7ビットのデータがたまった時点で検出回路130、131にデータを入力し、それぞれデータ0000000、1111111の一致を検出する。不一致の場合には、さらに1ビットのデータをバッファメモリ110よりシフトレジスタ120に送り8ビットのデータとする。この8ビットのデータはビット追加回路140ではデータの追加なくバッファメモリ150に入力される。
【0023】検出回路130で0000000が検出された場合には、検出信号がビット追加回路140に入力され、ビット追加回路140でLSBに1を追加する。検出回路131で1111111が検出された場合には、検出信号がビット追加回路140に入力され、ビット追加回路140でLSBにビット0を追加する。追加されたデータを含め、8ビットのデータがバッファメモリ150に入力される。
【0024】検出回路130、131で0000000または1111111が検出された場合には、検出信号がメモリ制御回路160に入力され、バッファメモリ110、シフトレジスタ120、バッファメモリ150を制御し、上記の動作を行う。
【0025】バッファメモリ150から、8ビット単位のデータが端子101に出力される。このようにして、図2に示すように00(H)、FF(H)が除かれ変換されたデータを得ることができる。
【0026】次に、データ逆変換回路41の回路構成の一実施例を図5に示す。図5で、200はデータ変換回路41のデータ入力端子、201はデータ変換回路41の出力端子、210、250はバッファメモリ、220はシフトレジスタ、230は01(H)の検出回路、231はFE(H)の検出回路、240はビット除去回路、260はメモリ制御回路である。
【0027】端子200より入力されたデータはバッファメモリ210に入力される。バッファメモリ210からデータをシフトレジスタ220に入力し、8ビットのデータがたまった時点でデータを検出回路230、231に入力する。検出回路230で01(H)が検出された場合、検出回路231でFE(H)が検出された場合には、シフトレジスタ220からのデータがビット除去回路240に入力され、LSBのデータが除去されて7ビットのデータがバッファメモリ250に入力される。検出回路230、231でそれぞれ01(H)、FE(H)が検出されなかった場合には、シフトレジスタ220からのデータはビット除去回路240でビット除去されることなく、8ビットのデータがバッファメモリ250に入力される。
【0028】検出回路230、231で00(H)、FF(H)が検出された場合には、その検出信号がメモリ制御回路260に入力され、メモリ制御回路260により、バッファメモリ210、シフトレジスタ220、バッファメモリ250が制御され上記のように動作する。
【0029】そして、バッファメモリ250から連続したデータが端子201に出力される。このようにして、図3に示す処理を実現することができ、図2の入力データに一致するデータを復元することができる。
【0030】図5に示す実施例では、01(H)検出回路230、F(H)検出回路231を用いたが、シフトレジスタ230からのデータが上位から7ビット連続で0又は1の場合には、最下位のデータは必ずそれぞれ1、0となるので、01(H)検出回路230に代わり0000000検出回路を、FE(H)検出回路231に代わり1111111検出回路を用いてもよい。
【0031】以上説明したように、00(H)、FF(H)を除いて効率良くディジタルデータを伝送し、復元することができる。
【0032】本発明は、00(H)、FF(H)の除去だけでなく、特定のレベル以上、以下のデータの禁止にも応用することができる。一例として、図1に示すディジタルVTR30にディジタル映像信号を入力した場合、映像信号の同期信号を検出するために、所定レベル以下のデータを同期信号として、取り扱うことが考えられる。
【0033】ディジタルVTR30として、Dー2フォーマットのVTRを考えると、同期信号の先端は04(H)、ブランキングレベルは3C(H)、白レベルはC8(H)となるように規格で決められている。この場合には、0F(H)以下のデータが続けて入力された場合に同期信号と見做すことができる。一例として、0F(H)以下のデータが2度以上続けて入力されないようにするデータ変換方法について示す。
【0034】図6はその場合のデータ変換方法の説明図である。図2、図3に示す00(H)、FF(H)を除くデータ変換方法と同様に、上位のビットから判断していった場合、下位のビットがいかなる場合にも0F(H)以上であるのがわかるのは、10(H)以上のデータについてである。したがって、0F(H)以上のデータが2つ続く場合には、2つめのデータの上位3ビット目と4ビット目の間にデータ1を追加する。具体的には図6を用いて説明する。図6で、1ワード目は7ビット目にデータ1が存在するので、明らかに0F(H)以上のデータであることがわかる。2ワード目は0F(H)以下のデータであるが、1つめのデータなので、そのまま伝送する。3ワード目は上位3ビットのデータがいずれも0であり、0F(H)以上のデータであることがわからない。そこで、入力データの3ワード、5ビット以降のデータを1ビットシフトし、できた空白部分にデータ1を追加し変換データとする。したがって、入力データの5ビット目以降は、変換データとしては1ビットシフトしたことになる。
【0035】続いてシフトデータの4ワード目のデータ(入力データの3ワード、1ビットから4ワード、2ビットまでのデータ)を見ると、0E(H)となり、即ち0F(H)の以下のデータである。しかし、ワード3のデータは0F(H)以上のデータに変換されているので、シフトデータのワード4が1つめの0F(H)以下のデータとなる。シフトデータのワード5のデータはビット8にデータ1があるので、0F(H)以上のデータであることがわかり、そのまま伝送する。
【0036】以上説明したように、前のワードが所定の価(図6に示す実施例では0F(H))以下の場合には、引き続くワードが下位のビットの如何によらず、上位のビットだけで所定の価以上のデータになるような位置にデータを追加する。上記した実施例で説明したように、引き続くワードが明らかに0F(H)のデータであることがわかる場合にはデータの追加は不要である。
【0037】次に、このようにして0F(H)以下のデータが連続することがないように変換したデータを元のデータに戻す方法について、図7を用いて説明する。
【0038】図7で、入力データのワード1は0F(H)以上のデータなので、そのまま復元データとして出力する。次に入力データのワード2を見ると、06(H)であり、これが1つ目の0F(H)以下のデータである。次にワード3のデータを見ると8〜6ビットのデータはすべて0なので、ビット5のデータは追加されたビットということがわかる。この追加されたデータ1を削除し、それに続くデータを1ビット前方にシフトして続けて復元データとして出力する。入力データのワード4はまた0F(H)以下のデータであるが、ワード3は0F(H)以上のデータなので、1つめの0F(H)以下のデータである。これに引き続く、入力データのワード5は0F(H)以上のデータなので、そのまま復元データとして出力する。
【0039】以上の処理により、図7の復元データは図6の入力データと同じになり、元のデータに復元できたことになる。即ち、所定のレベル以下のデータを所定の回数以上連続して発生するのを防止してディジタルVTRに記録し、再生して元のデータに復元できたことになる。
【0040】図8は図6に示す実施例を実現する回路の構成を示す一実施例である。図8は一部図4に示す実施例と共通であり、その共通部分には同一符号を付し、その詳細説明を省略する。
【0041】図8で、300はデータ変換回路の入力端子、301はデータ変換回路の出力端子、330は000検出回路、331はデータの0F(H)以下検出回路、332はカウンタ、333はアンドゲート回路、340はビット追加回路、360はメモリ制御回路である。
【0042】端子300から入力された入力データはバッファメモリ110に入力され、メモリ制御回路360からの制御信号に従いデータを出力し、シフトレジスタ120に入力する。シフトレジスタ120の出力信号は000検出回路330、0F(H)以下検出回路331、0000000検出回路130、1111111検出回路131、ビット追加回路340に入力される。000検出回路330はシフトレジスタ120から入力されたデータの上位3ビットが000であるのを検出し、カウンタ回路332に検出信号を入力する。0F(H)以下検出回路331はシフトレジスタ120から入力されたデータが0F(H)以下である場合に、その検出信号をカウンタ回路に入力する。0000000検出回路130はシフトレジスタ120からの入力データの上位7ビットを検査し、0000000の場合には検出信号をアンドゲート回路333に入力する。1111111検出回路131はシフトレジスタ120からの入力データの上位7ビットを検査し、1111111の場合には検出信号をメモリ制御回路360とビット追加回路340に入力する。この場合には、図4に示す実施例の場合と同様に動作し、FF(H)の発生を防止する。
【0043】カウンタ回路332では、0F(H)以下のデータの連続数を係数する。図6に示す実施例では0F(H)以下のデータが2度連続しないように処理する場合について示した。この場合には、カウンタ332で0F(H)以下の制御信号が入力された場合、次にデータで、000検出回路330からの検出信号が入力された場合には、制御信号をメモリ制御回路360、ビット追加回路340に入力する。この場合には、図6に示す実施例のように、ビット追加回路340で、6ビット目と5ビット目の間に符号1を追加し、5ビット以降のデータをシフトする。
【0044】アンドゲート回路333にはカウンタ回路332からの制御信号が入力される。その制御信号は、000検出回路330からの制御信号が有効になる場合のみ、低レベルとなり、アンドゲートを閉じる働きをする。これは、即ち、図6に示したワード3の部分では、0000000検出回路130の動作を中止し、それ以外の場合には、0000000検出回路130の動作を有効とするものである。以下図4に示す実施例と同様に動作することで、図6に示す実施例の動作を実現することが出来る。
【0045】図9は図7に示す実施例を実現する構成を示す一実施例である。図9は一部図5、図8に示す実施例と同一であり、その同一部分には同一符号を付し、その詳細説明を省略する。図9において、400はデータの入力端子、401はデータの出力端子、440はビット削除回路である。ビット削除回路440では図5に示す実施例と同様に動作し、図2、図6、図8に示す実施例で追加したデータを削除する。
【0046】以上説明したように、00(H)、FF(H)を除き、かつ所定のレベル(本実施例の場合には0F(H))以下のデータの所定数以上の連続を防止することができる。
【0047】以上の実施例では、データ伝送をMSBから行うとしたが、LSB からデータ伝送を行うこともできる。図2に示す動作説明図で、入力データをLSBから伝送したものとすると、その場合にも図2に示す実施例と同様に、00(H)、FF(H)を禁止した変換データを得ることができる。図10はその場合の実施例を示す図である。ワード1はビット2に1が伝送されているので、00(H)でないことがわかる。したがって、入力データがそのままシフトデータ、変換データとして出力される。ワード2では、ビット1からビット7まで全て0なので、00(H)の可能性がある。したがって、入力データのビット8以降を1ビット分シフトする。これが図10のシフトデータに相当する。変換データとして、入力データのビット7とビット8の間に1を追加する。これにより変換データのワード2は80(H)となり、禁止データと異なるデータに変換される。以下図2に示す実施例と同様に動作し、入力データのワード3、ビット8からワード4、ビット6までは全て1なのでFF(H)となる可能性がある。この場合にも、入力データのビット7以降をさらに1ビットシフトする。そして入力データのビット6とビット7の間に0を追加し、変換データとする。これにより、FF(H)と異なるデータに変換される。
【0048】図10に示す動作説明図の変換データは図2に示す動作説明図の変換データと一致している。したがって、この場合も図3に示す動作説明図と同様に元のデータに復元することができる。この場合のデータ変換回路22は図4に示す実施例と同様の構成で実現できる。また、データ逆変換回路41も同じく図5に示す実施例と同様の構成で実現できる。
【0049】次に、図6に示す動作説明図を用いて説明を行った、0F(H)以下のデータが2度連続しないように処理する場合で、データ伝送をLSBから行う場合について示す。図11はその場合の動作説明図である。
【0050】図11に示す入力データの場合には、ワード1はビット5に1が伝送されるので、0F(H)以上であることがわかる。したがって、入力データがそのまま変換データとして出力される。ワード2はビット5〜ビット8が全て0なので0F(H)以下のデータであるが、その1つ前のデータが0F(H)より大きいデータなので、そのまま変換データとして出力する。さらにワード3はビット5〜ビット7が全て0なので0F(H)以下のデータの可能性がある。もしこのワードが0F(H)以下のデータだと0F(H)以下のデータが2つ連続することになる。そこで、入力データのビット8以降を1ビットシフトする。そして、変換データとしては、ビット7の直後にデータ1を追加する。以下、同様の処理を行う。
【0051】図11の動作は図8に示す実施例と同様の構成で実現できる。図8に示すブロック図で、000検出回路330は図11を用いて説明を行ったように、入力データのビット5〜7のデータについて、000を検出することになる。変換データを元のデータに復元する場合には図9に示す実施例と同様の構成で実現できる。この場合、000検出回路330は同様に入力データのビット5〜7のデータについて000を検出することになる。
【0052】以上により、データをLSBから伝送した場合にも、MSBから伝送した場合と同様に禁止されているデータを生じることなく変換することができる。さらには、所定のレベル以下のデータの所定個の連続を生じることなく変換できる。また、冗長ビットの割合も同じである。
【0053】以上で述べた実施例では所定の値以下のデータの所定個数の連続を禁止する場合について説明を行ったが、所定の値以上のデータの所定個数の連続を禁止する場合についても同様に実現できるのは明らかである。
【0054】さらにはまた、追加するデータの位置は上記した実施例、動作説明図で述べた位置だけではなく、禁止されている規則を回避することのできる位置で、かつ復元時に追加したデータであることが検出できる位置ならばよい。
【0055】また、上記した実施例、動作説明図では、図1に示す記録信号処理回路21からはシリアルデータが伝送されるとして説明を行なったが、データがパラレル伝送される場合も同様の信号処理を行なえる。即ち、図2、6、10に示す動作説明図で、入力データがワード単位に入力されると考えればよく、データをシフトすることにより図2、6、10のシフトデータ、変換データに示すようにパラレルデータをワード単位に取り扱えばよい。
【0056】
【発明の効果】本発明によれば00(H),FF(H)などのデータが禁止されている場合、所定の価よりも小さい価が所定数連続するのを禁止されている場合、さらには所定の値よりも大きい値が所定数連続するのを禁止されている場合にもディジタルデータを問題なく,伝送することができる。また、変換に伴うデータの増加も極めてわずかである。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013