米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 量子結合素子
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−151819
公開日 平成6年(1994)5月31日
出願番号 特願平4−298428
出願日 平成4年(1992)11月9日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 土井 一平 / 田中 順子 / 蒲原 史朗 / 井原 茂男
要約 目的
本発明によれば、化合物半導体に比べてプロセス制御がより容易な、シリコンなど単体の半導体材料を用いて製造可能な量子結合素子が提供される。

構成
ゲート電極902に印加された電圧により絶縁膜903直下に発生するキャリアに対するポテンシャルウェルを介して、ソース電極904からドレイン電極906に流れる共鳴トンネル電流のオン−オフを、第3のゲート908に印加する電圧をオン−オフすることにより行なうスイッチング素子である。
特許請求の範囲
【請求項1】絶縁物を挟んで半導体材料に取付けられた、幅が500オングストローム以下の複数の電極が、互いに前記電極幅の3倍以下の距離をおいて配置され、前記電極の少なくとも一つにキャリアを注入する手段と、前記電極の少なくとも一つよりキャリアを除去する手段を有することを特徴とする量子結合素子。
【請求項2】前記電極の少なくとも一つにキャリアを注入する前記手段と、前記電極の少なくとも一つよりキャリアを除去する前記手段の間に流れる電流を、前記複数電極の少なくとも一つに電圧を印加することにより制御することを特徴とする請求項1に記載の量子結合素子。
【請求項3】絶縁物を挟んで半導体材料に取付けられた、幅が500オングストローム以下の複数の第1の電極が、互いに前記電極幅の3倍以下の距離をおいてマトリックス状に配置され、前記第一の電極の一つ一つに近接して、少なくとも2通りの値の厚さを持つ絶縁物を挟んで第2の電極が配置され、前記第一の電極の連鎖に添った電流を検知する手段を有し、前記第2の電極に取付けられた前記絶縁物の厚さを情報記憶をして蓄えることを特徴とする量子結合素子。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体装置に関する。
【0002】
【従来の技術】MOS装置が、20分の1ミクロン(500オングストローム)のチャンネル長さの域に達する頃には、装置の安定な動作を妨げる様々な現象が現われると思われる。集積回路の多くの前進は、微細化の絶え間ない進歩に基づいていたため、近い将来のこの障害は大きな問題となろう。さらに、従来の集積回路技術のもう一つの内在的制約は装置の応答速度である。即ち、MOS装置はチャンネル長さ走行距離によって決定される応答速度限界を有している。またバイポーラ装置もベース幅走行時間に起因する内在的な速度制約を有しており、また電力消費も多い。
【0003】このような課題を解決するため、量子効果を利用した素子の提案が盛んに行なわれている。量子効果を利用した素子は、いろいろな種類のものがあるが最も一般的なものは、量子結合装置であると考えられる。
【0004】量子結合装置の目的とするところは、寸法が20分の1ミクロン以下の場合にも安定に動作する装置による集積回路テクノロジーを提供することである。量子結合装置のもう一つの目的は、どのようなMOS装置及びバイポーラ装置よりも潜在的に高速度な装置を提供することにある。
【0005】量子結合装置とは、各々が、極めて微少な半導体材料の島の中に複数のポテンシャルウェルと、上記の複数のウエルの間に挿入された障害媒体と、上記ウェルにキャリアを注入しまた除去するための手段を有する電子装置である。ポテンシャルウェルが、十分深く、その中ではキャリアのエネルギー準位は高々数個の離散化的な値しかとれないような場合、上記半導体材料の島のことを特に量子ドットと呼ぶ。
【0006】例えば、特開昭61-81662号公報、特開昭61-82473号公報では量子結合素子本体、特開昭61-82470号公報では量子結合素子の製造方法、特開昭61-82471号公報では量子結合素子の出力スイッチ、量子結合素子の応用として昭61-82472号公報では自己発生ポテンシャルを用いる量子ウエルロジック及び特開昭61-82473号公報では、量子結合ROMが提案されている。
【0007】
【発明が解決しようとする課題】ところが、上記従来技術においては、バルクな第一の半導体材料の中に、それとは異種の第2の半導体材料からなる微少な島を形成することにより、量子ドットが形成される。すなわち、第2の半導体材料中の伝導電子のポテンシャルエネルギーが第1のそれよりも小さい場合には、両者のポテンシャルの差が、島の内部に、電子を束縛する有効ポテンシャルとなるのである。
【0008】しかし、化合物半導体を始めとして異種半導体材料からなる装置のプロセス工程は、シリコンなどの単体の半導体材料からなる装置のそれにくらべて、著しく不安定であり、量子ドットになりうるほどの微細な島を、現実にプロセス的に実現するのはきわめて困難であると思われる。
【0009】そこで、本発明の目的は、プロセス制御がより容易なシリコンなど単体の半導体材料を用いて製造される量子結合装置を提供することにある。
【0010】
【課題を解決するための手段】本発明においては、単体のバルクな半導体材料の表面に、複数個の微少絶縁体膜を介して微小電極が取付けられ、またキャリア注入用の電極とキャリア除去用の電極が取付けられることにより、量子結合素子が提供される。
【0011】
【作用】上記微少絶縁体膜を介して取付けられた微小電極にかけられる電圧によって、上記半導体材料中のキャリアに対する閉じ込めポテンシャルを発生し、量子ドットを形成することができる。これによって、単体の半導体材料を用いて、量子結合素子を製造することができる。
【0012】
【実施例】本発明は、これまで集積回路を作るために電子産業で用いられてきたトランジスタやダイオードの構造とは基本的に異なる原理に従って働く。本発明の第1の実施例の鍵となる特徴は一対の近接して結合された量子ドットであるが、この量子ドットは、その内部の電子のエネルギー準位が離散化される程度に極めて小さい。
【0013】従来技術においては、量子ドットは、例えば砒化ガリウムの微少な島を砒化アルミニウム−ガリウムの母体の中に埋め込むことによって形成される。良く知られているように砒化アルミニウム−ガリウムの禁止帯幅は、砒化ガリウムのそれより遥に広い。この異なる禁止帯の幅は、格子内の伝導電子のポテンシャルエネルギーが、砒化ガリウムの領域内では砒化アルミニウム−ガリウムの領域内よりも低いということを意味している。このポテンシャルエネルギーの差が、砒化ガリウムの微少な島の内部に電子を閉じ込める有効ポテンシャルとして働くのである。これに対し、本発明においては、外部から電圧を印加することにより、電子に対する閉じ込めポテンシャルを発生する。これによって、従来技術と異なり、本発明においては、量子結合装置が単体の半導体材料を用いて製造される。
【0014】本発明の中で鍵となる動作原理の幾つかを説明するために簡単化された実施例が図1−図10に示されている。図1は一個の量子ドットを形成するための構造の概観図である。基板101の上に、絶縁膜103を挟んでゲート電極102が取付けられている。図2は図1の構造の、断面Aにおける断面図を示す。図2において、ゲート電極102の幅を500オングストローム以下とし、ゲート電極102に印加する電圧を0.1ボルト以上にすることにより、ゲート直下の領域104内に基板内の電子に対する閉じ込めポテンシャルが発生し、この内部では、電子の取りうるエネルギー準位は離散的になる。図3には、量子ドット構造の一つの変形例を示す。この構造においては、ゲート電極102と絶縁膜103が基板101に突出するように形成されている。図3のような構造においては、図2の構造よりも、より閉じ込めポテンシャルを強くすることができることが知られている。そこで本発明における以下の説明においては、図3の構造を用いて、量子ドットを形成するものとする。
【0015】図4は二つの並んだ量子ドットを形成するための構造の概観図であり、本発明によって開示される装置の基本的な動作原理を含んでいる。図4においては、図3に示された量子ドットが二つ並んで形成されており、その間隔はゲート電極402の幅の3倍以下になるようにされている。また、ソース拡散層405を介してソース電極404が、ドレイン拡散層407を介してドレイン電極406が基板401に取付けられている。
【0016】図5は、図4の構造の断面Aにおける断面図である。図5において、二つのゲート電極402に電圧を印加することにより、二つのゲート電極402の直下の領域に、電子の閉じ込めポテンシャル領域501が発生する。そして、電子はソース404より注入され、共鳴トンネリング現象によって閉じ込めポテンシャル領域501をホッピングして、ドレイン406より除去される。図6は二つの量子ドットによって発生するポテンシャル図、図7および図8は二つの量子ドット間の、電子の共鳴トンネリングの概念図である。
【0017】図6において、背景ポテンシャル604は、図4のソース404−ドレイン406間に印加された電圧によるものであり、この場合ソース404とドレイン406は等電位とされている。また、ポテンシャルウェル601および602はゲート402に印加された電圧によって生じたものである。二つのポテンシャルウェルの幅が極めて狭く、また深さが深いために、これらのポテンシャルウェルの中で電子の取りうるエネルギー準位603は離散化されている。このことが本発明の鍵であり、従来の電子デバイスとの基本的な相違点である。即ち、従来の電子デバイスでは、半導体中の電子のエネルギー準位がほぼ連続していることがデバイス動作の基本的な条件になっているからである。2つのゲート電極402が近接して配置されているので、二つのポテンシャルウェル601および602は、一つのウェルの電子の確率密度が他方のウェルの中に及んでいるほど十分に近接している。このため、電子は二つのウェルの間を容易にトンネルすることができる。特に、図6に示されているように、第1のウエルの中の電子は第2のウエルの中の同じエネルギー準位を持つ状態へ容易にトンネルすることができる。但し、いまの場合ソース404とドレイン406は等電位であるため、電子は二つのポテンシャルウェル間を行きつ戻りつするだけで、ソース404−ドレイン406間に正味の電流は流れない。
【0018】次に図7に示されているように、ソース404−ドレイン406間に有限の電位差がある場合を考えてみる。この場合には背景ポテンシャルが傾くため、2つのウェル内のエネルギー準位がずれてしまう。この場合には第1のウエルの中の電子が、第2のウェルにトンネルするためには、なんらかの機構によりエネルギーを失うか得るかして、第2のウェル内のエネルギー準位と同じエネルギーをもたなければならない。このような機構としては基板中の格子振動との相互作用によるエネルギーの授受などが考えられるが、基本的には図7におけるような状況では、電子のトンネル確率はかなり小さい。
【0019】しかし、図8に示すようにソース404−ドレイン406間の電位差をさらに大きくすると、再び第1のウェルと第2のウェルのエネルギー準位が一致する状況が実現されるので、電子のトンネル確率は大きくなる。この場合には、ソース404からドレイン406に向かって、極めて低抵抗で正味の電流がながれる。
【0020】以上述べてきた共鳴トンネリング現象を利用すると、量子ドット構造によるスイッチング素子として構成することができる。一つの実施例を図9に示す。図9では、図5の構造に更に第3のゲート電極908が付け加えられた構造になっている。この第3のゲート電極908は、二つのゲート電極902のうちのいずれか一方により近接して取付けられている。図9では、左側のゲートに近接して取付けてあるものとした。
【0021】この構造のスィチング素子としての動作原理を述べる。まず、第3のゲート電極908に電圧をかけない状態で、二つの量子ドット間に共鳴トンネリングの条件が成立するように、ソース904−ドレイン906間の電位差が設定されている。即ち、ソース904−ドレイン906間のポテンシャルが図8の形になっている。ここで、第3のゲート電極908に電圧を印加すると、ゲート電極908は左側のゲート902に近接して設けられているので、図10に示すように、左側のポテンシャルウェルが変形して、左側のポテンシャルウェルと右側のポテンシャルウェルの内部のエネルギー準位にずれが生じ、トンネル電流が遮断される。このように、図9の構造は、第3のゲート電極908に印加する電圧をオフ−オンすることにより、ソース904−ドレイン906間のトンネル電流をオン−オフできるスイッチング機能を持っていることがわかる。このような機能自体は、従来のMOS型素子と同様のものであるが、上述したようにその動作原理は全く異なるものである。共鳴トンネリング現象はフェムト秒オーダーで起きる現象であるため、図9に示されたスイッチング素子の応答は極めて高速である。
【0022】第1の実施例において示された、量子ドット構造のスイッチング素子としての機能を応用して、本実施例においては量子結合ROMを提供する。まず、図11−図14を用いて第2の実施例の量子結合ROMの構造を説明する。図11は量子結合ROMの平面図である。図11において、一対の細長いゲート電極1202と1208が近接して一つの列を形成している。このようにして形成された列の並びの両端には、列方向に沿ってソース電極1204とドレイン電極1206の並びが配置されている。
【0023】図12、図13および図14は、それぞれ図11の断面A、BおよびCに沿った断面図である。図12に示されているように、ゲート電極1202は基板1201に突出するように形成され、ゲート電極1208は基板の上部に取付けられている。図13において、ゲート電極1202は、一定の間隔をおいて絶縁膜1203の内部に突出する突出部1401を有しており、この突出部1401の並びが量子ドットの並びを形成している。突出部1401の底部の絶縁膜1203の厚さは全て一定であるよう形成されている。従って、全ての列の左側のゲート電極1202に一定電圧をかけることにより、すべての行にそって、即ち断面Aの方向に沿って、ゲート電極1202の下部に長い連鎖をなすポテンシャルウェルの並びが発生する。
【0024】図14に示すように、ゲート電極1208も、一定の間隔をおいて突出部1501および1502を有しているが、その底部の絶縁膜1209の厚さは、突出部毎に2つの値のいずれかになるよう形成されている。絶縁膜1209の厚さを変化させるのは、ゲート電極1208と基板1201の電気的結合を位置により変化させるためであり、ゲート電極1208に電圧を印加した時、絶縁膜1209の厚いところは、ゲート電極1202の下部のポテンシャルウェルに影響を及ぼさないが、絶縁膜1209の薄いところはウェルの形状を変化させるようになっている。以下に述べるように、本実施例においては、ゲート電極1208の突出部1501および1502の底部の絶縁物1209の厚さを情報を記憶する媒体として用いる。即ち、突出部1501の下部のように絶縁物1209の厚いところをビット0とし、突出部1502の下部のように絶縁物1209の薄いところをビット1とすることにより、2次元的に情報が蓄えられたROMとなるのである。
【0025】次にこの構造の動作原理について説明する。図11において、I番目の行とJ番目の列の交点のビットを読出しにいくものとする。読出しの準備として、全ての列の左側のゲート電極1202に一定電圧が印加される。そして、I番目の行の両端のソース1204−ドレイン1206間に電位差を与える。この電位差は、図15に示されているように、I番目の行に沿って、隣り合ったウェル間に共鳴トンネリングの条件が成立するように設定されている。従って、I番目の行全体にわたって共鳴トンネリングが起こり、ソース1204からドレイン1206へ電流が低抵抗で流れる。次に、J番目の列の右側のゲート電極1208に電圧を印加する。この時、I番目の行とJ番目の列の交点にあたる部分のビットが0、即ち、右側のゲート電極1208底部の絶縁膜1209の厚さが厚ければ、J番目の列への電圧印加は、ポテンシャルウェルに影響を与えないので、図15と同様に共鳴トンネリングの条件は維持される。これに対し、この部分のビットが1、即ち絶縁膜1209が薄ければ、電圧印加によって、この部分だけポテンシャルウェルが変形するので、図16に示されるように、この場所のウェル1701だけ両隣のウェル1702および1703との間に共鳴条件が成立しなくなるので、I番目の行のトンネル電流が遮断される。このようにして、行方向のトンネル電流を監視することによって、アドレスされた行と列の交点に、ハードプログラムされた情報が検出できるのである。なお、以上の動作原理は、説明をわかりやすくするために、時系列的にのべてきたが、すべての動作を同時に行なっても全く同様に機能する。
【0026】
【発明の効果】化合物半導体にくらべてプロセス制御がより容易な、シリコンなど単体の半導体材料を用いて製造可能な量子結合素子を提供する。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013