米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 集積回路用パッケージ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−151639
公開日 平成6年(1994)5月31日
出願番号 特願平4−294793
出願日 平成4年(1992)11月4日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 大坂 英樹 / 梅村 雅也 / 井上 雅雄
要約 目的
本発明の目的は、新しい構造を追加することなく給電系のインピーダンスを下げることで、給電系に発生する雑音を低減し、半導体集積回路を安定に動作させることにある。

構成
PGAパッケージのグランド・電源ピンを内側から外側へ一続きになるように連続配置し、プリント基板のグランド層が信号ピンのクリアランスのため細線化することを防ぐ構成となっている。
特許請求の範囲
【請求項1】半導体チップを搭載し、プリント基板との接続用ピンが格子状に並んだLSIパッケージにおいて、前記半導体チップに給電するための電源ピン・グランドピンを隣接したピンからピンへ連続に配置したことを特徴とする集積回路用パッケージ。
【請求項2】半導体チップを搭載し、プリント基板との接続用ピンが格子状に並んだLSIパッケージにおいて、前記半導体チップに給電するための電源ピン・グランドピンを隣接したピンからピンへ一筆書き状に、かつ、前記パッケージの外側に位置するピンから内側に位置するピンへ連続配置したことを特徴とする集積回路用パッケージ。
【請求項3】半導体チップを搭載し、プリント基板との接続用ピンが格子状に並んだLSIパッケージにおいて、前記半導体チップに給電するための電源ピン・グランドピンを、前記パッケージの外側に位置するピンから内側に位置するピンへ、あるいは、前記パッケージの内側に位置するピンから外側に位置するピンへ、あるいは、外側のピンから内側のピンの間に、外側のピンから内側のピンまでの最短距離の50%以上のピンを連続配置したことを特徴とする集積回路用パッケージ。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体集積回路用のパッケージに関する。
【0002】
【従来の技術】近年、パーソナルコンピュータやワークステーションなどの情報処理機器は高速化、高密度化が進んでいる。これらの中心部品であるLSIも多ピン化しており、基板挿入型のPGA(Pin Grite Arrey)パッケージも64ピン、100ピン、144ピン、224ピン、401ピンなどと多ピン化している。
【0003】364ピンPGA(千鳥格子)の例を図2に示す。1は、その364ピンのPGA型の半導体集積回路用パッケージである。2の白丸は信号ピンである。3の黒丸は、プリント基板のグランド層に接続されるグランドピンである。4の斜線入り白丸は、プリント基板の電源層に接続される電源ピンである。
【0004】この図に示すように、364ピンPGAは、片辺7列の構成となっており、これを実装するプリント回路基板には、ピンを挿入するための貫通穴がピンの本数だけ空いている。多ピンPGAを用いる場合、プリント回路基板には電源供給強化のため、内層にグランド層、あるいは電源層を持つ多層基板を持つのが普通であり、このとき、これらグランド層・電源層にはピン挿入のための穴が空いている。これを図3に示す。20は、図2の364ピンPGAを搭載するプリント基板のグランド層の部分図である。この図において便宜的に364ピンPGAの搭載位置を10として示す。5は、グランド層クリアランスと呼ばれる穴で、信号ピンや電源ピンがグランド層と接触しないようにピン径よりも大きな穴である。
【0005】このようにPGAを搭載するプリント基板のグランド層には多数の穴が空いており、グランドピンへの給電は、穴の多数空いたプリント基板のグランド層を通ることになる。逆にいえば給電用のグランドは、多層基板を用いても面で供給されるわけではなく、多ピン化するほど細線化することになる。これは、電源層についても同じことがいえる。
【0006】このグランドの細線化により、インダクタンス成分が増え、給電系のインピーダンスは高くなり電源のノイズとなって性能低下の原因となっている。
【0007】図2の例は、グランドピン3と電源ピン4がパッケージ1の内側にある例であるが、この他に、これらグランドピン・電源ピンが隣接せずばらばらに配置された場合でもグランド・電源層が細線化するため同様なことが生じる。
【0008】
【発明が解決しようとする課題】上述したように従来のPGAパッケージのグランド電源ピン配置は、給電用のプリント基板のグランド・電源層に多数穴を開け、給電系のインピーダンスを高くするので、半導体集積回路の性能低下の原因となっている。
【0009】本発明の目的は、新しい構造を追加することなく給電系のインピーダンスを下げることで、給電系に発生する雑音を低減することにある。
【0010】
【課題を解決するための手段】本発明の目的は、PGAパッケージのグランド・電源ピンを内側から外側へ一続きになるように連続配置することで達成される。
【0011】
【作用】PGAパッケージの内側から外側へ一続きになるように連続配置されたグランド・電源ピンは、それぞれプリント基板のグランド層・電源層で直接接続されるため穴を開けず、このため給電用の電流が穴の空いていない部分を広く通ることができ、これはすなわちグランドのインダクタンス成分が減少するということなので、プリント基板の給電系のインピーダンスを下げ、ここに発生する雑音を減らす作用をする。
【0012】
【実施例】本発明の第1の実施例を図1を用いて説明する。1は、ピンが格子状に配列したPGA(Pin Grite Array)型の半導体集積回路用パッケージである。2の白丸は基板に接続される信号ピンである。3の黒丸は、プリント基板のグランド層に接続されるグランドピンである。4の斜線入り白丸は、プリント基板の電源層に接続される電源ピンである。グランドピン3や電源ピン4はパッケージ1の内側から外側に放射状に連続配置されている。
【0013】本発明の半導体パッケージを搭載したときのプリント基板のグランド層を図4に示す。図3と同様に10はPGAパッケージの搭載位置を、5は、グランド層クリアランスを示している。従来例の図3と比べてグランドピンが連続しているため、グランドピン付近のグランドの幅はクリアランス径以上太くなっている。
【0014】この対角線上のグランドを四角柱で近似するとインダクタンスは次式で表される。
【0015】
【数1】L=μ*d/(2π)*Log{2d/0.2235(w+h)−1}
ここでμは透磁率、d、w、hは、それぞれ四角中の長さ、幅、高さである。35μm厚のグランド層のプリント基板の場合、従来例の図3と本発明の場合の図4を比較すると従来例の大きさはd=10.8mm,w=0.9mm,h=0.035mmでインダクタンスは7.8nHであるが、本発明の場合、d=6.37mm,w=3.44mm,h=0.035mmでインダクタンスは2.3nHと1/3に減少する。このことはプリント基板のグランド層のインダクタンスに起因する誘導雑音も1/3に減少するということを意味している。このため、本発明のパッケージを用いれば半導体集積回路は給電系の雑音が減るため安定して動作することができる。
【0016】本実施例は、プリント基板挿入型のパッケージに関するものであるが、表面実装型の格子状パッケージに関しても、プリント基板に貫通スルーホールを用いる場合は、グランド層に多数穴が明くので本発明のピン配置は同様な効果がある。
【0017】本発明の第2の実施例を図5を用いて説明する。図中、1,2,3,4は、図1と同じ意味である。本実施例は、グランドピンを、パッケージの対角と平行に連続して設けた場合の例である。このようにピンを配置しても本発明の第1の実施例と同様な効果がある。
【0018】本発明の第3の実施例を図6を用いて説明する。図中、1,2,3,4は、図1と同じ意味である。本実施例は、グランドピン・電源ピンを、外側から内側に連続して、かつ、外側と内側でグランド・電源ピンの数を外側の信号ピンと内側の信号ピンの比程度になるように、配置することを特徴としている。このように配置することで第1の実施例と同じ効果がある。
【0019】本発明の第4の実施例を図7を用いて説明する。図中、1,2,3,4は、図1と同じ意味である。本実施例は、図2の従来技術のピン配置と第1の実施例とを組み合わせた場合である。これは当然従来の場合と比べてグランドノイズの低減の効果がある。
【0020】本発明の第5の実施例を図8を用いて説明する。図中、1,2,3,4は、図1と同じ意味である。本実施例は従来技術に内側から外側に連続配置したグランドピン・電源ピンをある領域の信号ピンを囲むように配置した例である。この領域に囲まれた信号ピンが特に高速な信号を出力しグランドノイズを大きく発生する場合、または、この領域の信号が他の領域の信号ピンに比べて、グランドのノイズに対して弱いような場合など、同一パッケージ内での他の部分の影響を減少させたい場合に効果がある。
【0021】本発明の第6の実施例を図9を用いて説明する。図中、1,2,3,4は、図1と同じ意味である。本実施例は、グランド・電源ピンを内側から外側へ、隣接したピンからピンへ最短ではないが、連続配置した例である。この場合、最短配置した場合よりはグランドのインピーダンスは上昇するが、連続配置しない場合よりはインピーダンスを小さくする効果がある。
【0022】本発明の第7の実施例を図10を用いて説明する。図中、1,2,3,4は、図1と同じ意味である。本実施例は、グランド・電源ピンを内側から外側へ、あるいは外側から内側へ、突ききっていはいないが、片辺のピン列の50%以上を連続して配置した場合の例である。本実施例も、第1の実施例ほどではないが、従来の技術と比べてグランドノイズを小さくする効果がある。
【0023】
【発明の効果】本発明のPGAパッケージを用いれば、プリント基板のグランド層に発生する雑音を減少することができるので、半導体集積回路を安定して動作させることができるという効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013