米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置およびその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−151577
公開日 平成6年(1994)5月31日
出願番号 特願平4−296073
出願日 平成4年(1992)11月5日
代理人 【弁理士】
【氏名又は名称】薄田 利幸
発明者 木村 勝高 / 安藤 治久 / 竹本 一八男 / 宮沢 敏夫 / 上原 正男 / 田中 清
要約 目的
幅が狭い分離領域によって良好な素子間分離を行なうことが出来る、半導体装置およびその製造方法を提供する。

構成
基板の深さ方向における不純物濃度の分布が、実質的に平坦な不純物ドープ領域によって第2導電型分離領域を構成し、これによって素子が形成されてある第1導電型領域を互いに電気的に分離する。
特許請求の範囲
【請求項1】第1導電型を有する半導体基板若しくはウエル領域に形成された、上記第1導電型とは逆の第2導電型領域と、当該第2導電型領域の側部に接して形成され、上記第2導電型領域を電気的に分離するための、上記第1導電型を有する分離領域を具備し、上記分離領域の深さ(z)と幅(x)の比(z/x)が1より大きいことを特徴とする半導体装置。
【請求項2】上記分離領域の深さは、上記第2導電型領域の深さよりも大きいことを特徴とする請求項1に記載の半導体装置。
【請求項3】上記分離領域は、上記半導体基板の深さ方向における不純物濃度の分布が、実質的に平坦であることを特徴とする請求項1若しくは2に記載の半導体装置。
【請求項4】上記半導体基板には固体撮像素子が形成されていることを特徴とする請求項1から3のいずれかに記載の半導体装置。
【請求項5】上記固体撮像素子はCCDと光電変換手段を具備していることを特徴とする請求項4に記載の半導体装置。
【請求項6】上記第2導電型領域は上記CCDのチャネルであり、上記分離領域は当該チャネルの側部に接して形成されていることを特徴とする請求項5に記載の半導体装置。
【請求項7】上記第2導電型領域にはトランジスタ、ダイオード、抵抗若しくは容量が形成されていることを特徴とする請求項1から3のいずれかに記載の半導体装置。
【請求項8】第1導電型を有する半導体基板の表面領域に上記第1導電型とは逆の第2導電型を有する領域を形成する工程と、当該第2導電型を有する領域の側部に接して上記第1導電型を有する分離領域を形成する工程を少なくとも具備し、当該分離領域は、加速電圧が互いに異なる複数回のイオン打込みによって形成されることを特徴とする半導体装置の製造方法。
【請求項9】上記複数回のイオン打込みは同一のマスクを介して行なわれることを特徴とする請求8に記載の半導体装置の製造方法。
【請求項10】上記イオン打込みは3回乃至5回行なわれることを特徴とする請求8若しくは9に記載の半導体装置の製造方法。
【請求項11】上記第2導電型を有する領域はCCDのチャネルであり、当該チャネルを形成する工程と上記分離領域を形成する工程の間には、上記半導体基板の表面上に絶縁膜を介してゲート電極を形成する工程が介在することを特徴とする請求8から10のいずれかに記載の半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体装置およびその製造方法に関し、詳しくは、アイソレーション領域の幅が小さくても、良好な素子間アイソレーションを行なうことの出来る半導体装置およびその製造方法に関する。
【0002】
【従来の技術】半導体基板に形成された、例えばトランジスタ、電荷結合素子(CCD)、容量もしくは抵抗など各種素子を、それぞれ互いに電気的に分離(アイソレーション)する方法として、従来、pn接合の逆方向特性を利用した方法が、多く用いられてきた。
【0003】この方法を図4を用いて説明する。図4において、単体の素子を構成する2つのn型領域2、3がp型半導体基板1に形成されており、その間にアイソレーション領域として高濃度のp型領域4が形成されている。この構造において、各pn接合、すなわちn型領域2とp型領域4、およびn型領域3とp型領域4によってそれぞれ形成されるpn接合が、逆バイアスになるように各領域の電位が設定される。アイソレーション領域であるp型領域4の長さX2を、ある値より長くしておけば、各pn接合に形成される空乏層(図中破線で示した)は分断されて、両n型領域2、3を互いに電気的に分離することができる。なお図4では、n型領域3に印加される電位V1が、n型領域4に印加される電位V2より高い場合における空乏層の状態を示した。
【0004】従来、上記アイソレーション用のp型領域は、熱拡散を用いて形成された。しかし、アイソレーション用のp型領域4を形成するために導入された不純物は、上記熱拡散によって横方向(p型領域4の幅方向)にも拡散してしまうため、アイソレーション用のp型分離領域4の長さX2は、深さZ2よりも常に大きかった。そのため、半導体装置の集積度を向上させるために、分離領域の幅を短くしようとすると、次のような問題が生じた。
【0005】すなわち、図5に示したように、一方のn型領域2と他方のn型領域3の間に形成された、分離領域4の幅X3を小さくすると、上記のように、p型分離領域4の深さZ3は幅X3より小さいので、p型分離領域4の下方の、上記両n型領域2,3の間の部分には、p型不純物がドープされず、不純物濃度がp型基板1と同じである低濃度領域がこの部分に形成されてしまう。
【0006】この不純物濃度が低い部分は空乏層が伸びやすいため、各pn接合に形成された空乏層が、図5に示したように、この部分で互いにつながってしまう。空乏層がつながると、この部分における電位障壁が低下して、n型領域3からn型領域2に電流が流れてしまう。
【0007】この問題を解決する手段として、分離領域4の幅に応じて、分離すべきn型領域の深さを浅くすることが考えられるが、素子の特性から、n型領域2,3の深さを浅くできない場合がある。例えば、n型領域2,3に光電変換手段が形成される場合は、n型領域の深さは光電変換効率と密接な関係にあり、n型領域の深さが浅くなると、光電変換効率が低下してしまうので、上記手段を実施することは困難である。
【0008】
【発明が解決しようとする課題】本発明の目的は、上記従来技術の問題点を解決し、幅が小さい分離領域によって、良好な素子間分離を行なうことが出来る、半導体装置およびその製造方法を提供することである。
【0009】
【課題を解決するための手段】上記目的は、素子が形成される複数の第2導電型領域の間に、当該第2導電型領域を互いに電気的に分離するための、第1導電型を有する分離領域を設け、当該分離領域の深さ(z)と半導体基板の面方向における幅(x)の比(z/x)を1より大きくすることによって達成される。
【0010】このような構造を有する半導体装置は、上記分離領域を、加速電圧が互いに異なる複数回のイオン打込みと、それに続くアニールによって形成し、上記分離領域内における深さ方向の不純物濃度分布を、実質的に平坦とすることによって形成される。
【0011】
【作用】隣接する複数の第2導電型領域間に設けられた、第1導電型を有する分離領域の深さ(z)と幅(x)との比(z/x)が1より大きいため、上記分離領域は半導体基板内の十分深いところまで延在する。そのため、分離領域の幅を大きくすることなしに、半導体基板内部における空乏層の伸びと、それによる空乏層間の接続が防止され、電流経路が遮断されて、上記隣接する複数の第2導電型領域は、互いに電気的に分離される。
【0012】また、分離領域を形成する際に、加速電圧が互いに異なる複数回のイオン打込みを行なうと、半導体基板の深さ方向の異なる位置に、それぞれ不純物濃度のピーク値をもった複数の不純物ドープ領域が形成される。しかし、その後にアールを行なうと、打ち込まれた不純物の深さ方向における濃度分布は、拡散によって実質的に平坦になる。この際、複数回のイオン打込みによって、複数の不純物濃度のピークが形成されているため、分離領域を形成するためのアニールは、イオン打込みが1回のみであった従来よりも、はるかに低温度、短時間でよく、そのため、横方向における不純物の拡散も、従来よりはるかに小さくなって、極めて幅の狭い分離領域が形成される。
【0013】図1において、p型半導体基板1に単体の素子を構成する2つのn型領域2、3が形成されており、その間に高濃度のp型不純物がドープされた分離領域4が形成されている。n型領域2とp型領域4、n型領域3とp型領域4によってそれぞれ形成されるpn接合が逆バイアスになるように、各領域の電位は設定される。
【0014】図4に示した上記従来の構造と異なる点は、アイソレーション用のp型分離領域4が、n型領域2,3よりも半導体基板1内の深い位置にまで延在している点である。すなわち、p型分離領域4の深さZ1が、幅X1よりも大きい。このようにすることにより、常にn型領域2,3の側壁部は、高濃度のp型分離領域4によって分離され、半導体基板1の深部での電流経路が遮断される。
【0015】次に、図1に示した構造の製造方法を説明する。図2に示したように、p型シリコン基板1の主表面上に、分離領域を形成するためのマスクとして用いるレジストを塗布し、周知の方法によって露光および現像を行なって、レジスト・パターン5を形成した。次に、例えばホウ素(B)イオンなどp型不純物イオンをイオン打ち込みして、p型分離領域4を形成した。
【0016】このイオン打ち込みを、打込みエネルギーを種々に変えて行なうと、p型分離領域4における深さ方向の不純物濃度(図2における線AーBに沿った部分の不純物濃度)の分布は、図3の破線に示したように、各打込みエネルギに対応した複数のピークが形成される。図3は、異なる打ち込みエネルギーで、イオン打込みを4回行なった場合を示し、各打込みエネルギーに対応した四つの不純物濃度のピークが認められる。
【0017】次に、アニールを行なって、打ち込まれた不純物を拡散させると、上記ピークは消失し、図3に実線で示したように、深さ方向における不純物の濃度分布は実質的に平坦になる。
【0018】従来は、1回のイオン打込みとアニールによって、分離領域を形成していたため、拡散距離が極めて大きい拡散を行なう必要があり、上記アニールも必然的に高温度、長時間になってしまい、その結果、横方向の拡散も大きくなって、分離領域の幅が大きくなっていた。しかし、本発明では、加速電圧が異なる複数回のイオン打込みを行なっているので、そのような高温度、長時間のアニールによって拡散距離を大きくする必要はなく、従来よりはるかに幅の狭い分離領域が形成される。
【0019】本発明において、上記イオン打込みの回数が多いほど、アニールは低温短時間でよく、幅の狭い分離領域の形成に好ましいことは自明であり、20回程度のイオン打込みを行なうことも可能である。しかし、イオン打込みの回数があまり増加すると、煩雑になり、生産効率が低下するので、実用上約3回から5回の範囲が好ましい。この程度の回数で、多くの場合十分良好な結果が得られる。
【0020】
【実施例】
〈実施例1〉図6は、本発明による電荷結合素子(CCD)の要部の断面構造を示す図であり、CCDのチャネル方向(信号が転送されていく方向)と垂直な断面の構造を示す。p型基板1の表面領域内に、CCDのチャネル領域となる深さ0.4μmのn型領域6が形成され、上記半導体基板1の表面上に、ゲート絶縁膜8を介してゲート電極7が形成されている。
【0021】CCDでは、ゲート電極7に印加する電位を変えることによって、チャネル領域6内の信号電荷が、紙面に垂直な方向に転送される。ホウ素をイオン打込みして形成されたアイソレーション用のp型分離領域4(深さ1μm,不純物ドーズ量3×1016/m3)は、CCDのチャネル領域6の側壁部に接して設けられ、CCDのチャネル領域6から横方向への空乏層の伸びを抑え、信号電荷をゲート電極7の下に閉じ込める。また、隣接する素子との電気的分離の役目も果たす。
【0022】上記分離領域4は、加速電圧とドーズ量を、それぞれ500KeVで1.2×1012/cm2,250KeVで1.5×1012/cm2,100KeVで1.5×1012/cm2,50KeVで1.5×1012/cm2とする4回のイオン打込みと、それに続くアニールによって形成した。
【0023】CCDの転送効率の点から、チャネル領域はある程度深く、また、チャネル領域下部の空乏層を、ある程度深いところまで伸ばす必要がある。これは、信号電荷の転送に寄与する、転送方向電界を確保するためであり、そのため、アイソレーション用のp型分離領域4も、基板深部まで形成する必要がある。しかし、従来、基板の深部までp型分離領域4を形成しようとすると、p型分離領域4が横方向にも広がってしまうため、実効的にCCDのチャネル領域6の幅が狭くなってしまい、転送できる信号電荷量が低下してしまっていた。
【0024】しかし、本発明では、p型分離領域4の幅をほとんど広げることなく、基板内の深いところまで分離領域を形成することができ、信号電荷量と転送効率の両者を満足できるCCDが実現できた。
【0025】〈実施例2〉図6に示した構造おいては、チャネル領域6がゲート電極7に完全に覆われるように、アイソレーション用のp型分離領域4が、ゲート電極7と一部重なるように形成されている。これは、チャネル領域6の電位を、ゲート電極7によって制御できるようにしたためである。したがって、アイソレーション用のp型分離領域4の形成は、ゲート絶縁膜8やゲート電極7を形成する前に行なわれる。このため、ゲート絶縁膜8やゲート電極7を形成する際に加えられる熱によってアイソレーション用のp型分離領域4の幅が拡がり、それによってCCDのチャネル領域6の狭チャネル化が起こる。
【0026】本実施例は、この点を改善したもので、その要部の断面構造を図7に示した。図7に示した断面構造が、図6に示した構造と異なる点は、CCDのチャネル領域6の側壁部に接して設けられた分離領域4を、図2および図3を用いて説明した方法で得られるp型分離領域4と、基板1の表面に形成されたp型領域9の2つの領域から構成した点である。また、これら二つのp型分離領域4、9をゲート絶縁膜8やゲート電極7を形成した後に行なう点も、異なっている。
【0027】すなわち、p型半導体基板1にCCDのチャネル領域となるn型領域6を形成した後、ゲート絶縁膜8、ゲート電極7を形成した。次に、図2によって説明した方法により、レジストマスクを用いて、チャネル領域6の側部に接してアイソレーション用のp型分離領域4を形成した。このとき、上記実施例1と同様に、打込みエネルギーが異なる複数のイオン打込みによって、多重に不純物イオンを打込み、半導体基板1の深部に達するp型分離領域4を形成した。
【0028】次に、ゲート電極7をマスクにして不純物イオンを打ち込み、第2のp型領域9を半導体基板1の表面領域に形成した。このとき、p型領域9はゲート電極7をマスクにして自己整合的に形成されるため、p型領域9の端部の位置は、ゲート電極7の端部の位置にほぼ一致する。
【0029】このように、二つのp型領域から分離領域を形成することにより、基板表面近傍のチャネル幅は自己整合的に決定され、また基板深部における空乏層の横方向の伸びは、基板1の深部にまで延在されたp型分離領域4によって抑えることができる。また、二つのp型分離領域4、9は、ゲート絶縁膜8やゲート電極7を形成した後に形成されるため、これらを形成する際に印加される熱によって起こる、p型分離領域4、9の横方向への拡散を防止して、CCDのチャネル領域6の狭チャネル化を避けることができる。
【0030】〈実施例3〉本実施例は、本発明をCCD型固体撮像素子に適用した例である。CCD型固体撮像素子は、例えばテレビジョン学会誌、第44巻、第2号、第104頁〜第121頁(1990年)などに記載されているように、二次元状に配列されたホトダイオードによって、光情報を信号電荷に変換し、この信号電荷を、ホトダイオードに隣接して設けられた垂直CCDで転送することにより、光情報を電気的な画像情報として読み出すものである。このCCD型固体撮像素子の画素部の平面図を図8に示した。
【0031】図8において、記号10および11は垂直CCDのゲート電極を表わし、通常は2層の多結晶シリコン層から形成されている。16はアクティブ領域で、ホトダイオード領域13、垂直CCDのチャネル領域12、信号電荷読み出し部14を含んでいる。ホトダイオード領域13で発生した信号電荷は、信号電荷読み出し部14を介して垂直CCDのチャネル領域12に読み出され、垂直CCDによって転送される。アクティブ領域16の外の部分が分離領域15である。
【0032】図8のCーD断面構造図を図9に示した。n型領域22とp型領域21からなるホトダイオードによって、光信号が信号電荷に変換され蓄積される。またホトダイオードはn型基板20に形成されたnーpーn構造を有しており、過剰に発生した信号電荷をn型基板にはきだす、いわゆる縦型オーバーフロードレイン構造となっている。さらにホトダイオード領域の基板表面には、高濃度のp型領域26が設けられており、基板表面での暗電流の発生を抑圧する。ホトダイオードに蓄積された信号電荷は、信号電荷読みだし部を通して垂直CCDのチャネル領域を形成するn型領域24に転送される。p型領域23は、垂直CCDのチャネル領域を覆うように設けられ、垂直CCDからの空乏層の伸びを抑え、垂直CCDのn型領域24に不要電荷が入るのを防ぐ。また、記号10は垂直CCDのゲート電極、27はゲート絶縁膜、28は層間絶縁膜、29は遮光膜を、それぞれ表わす。25はアイソレーション用のp型領域で、図9においてはホトダイオード領域と垂直CCDとを分離するために設けられている。
【0033】ホトダイオードを構成するn型領域22は、光電変換効率の点から基板内の深い位置にまで形成される。また、上記のように垂直CCDのチャネルを形成するn型領域24も、転送効率の点からある程度深い部分にまで形成される必要がある。したがって、これらを分離するためのアイソレーション用のp型分離領域25も基板内の深い部分にまで形成する必要がある。しかし、上記のように、従来は基板内の深い部分に達するp型分離領域25を形成すると、p型分離領域25の幅が広がって、垂直CCDのチャネルを構成するn型領域24の幅が狭くなったり、ホトダイオードを構成するn型領域22の面積が小さくなるなど、好ましくない障害が生じていた。しかし、本発明によれば、これらの障害を効果的に防止出来る。
【0034】図10は、図9と同じ部分の断面構造を示す図であるが、図7によって説明したと同様に、アイソレーション用のp型分離領域25を、CCDのゲート電極10および11を形成した後に形成して得られた構造の断面図である。この場合、図7によって説明したのと同様に、基板1の表面近傍におけるチャネル幅は、p型分離領域26によって自己整合で定まり、また、基板1の深部における空乏層の横方向の伸びは、基板1の深部にまで延在されたp型分離領域25によって、抑えられる。また、p型分離領域25は、垂直CCDのゲート電極10、11を形成した後に形成されるため、これら電極形成の際に印加される熱による、p型分離領域25の横方向への拡散を避けることができ、垂直CCDのチャネルを構成するn型領域24の狭チャネル化や、ホトダイオードを構成するn型領域22の小面積化を効果的に防止することができる。
【0035】図9、図10では、図8のCーD断面構造を示したが、次に、図8のEーF断面構造について説明する。図11に図8のEーF断面構造を示した。この部分にはホトダイオード領域13を分離するための分離領域15が設けられており、そのため、アイソレーション用のp型分離領域30は、垂直CCDのゲート電極10、11の下方に形成されている。したがって、図9に示したように、アイソレーション用のp型分離領域25の形成を、垂直CCDのゲート電極10,11の形成前に行う場合、容易にしかもp型領域25と同時に、ゲート電極下にアイソレーション用のp型分離領域30を形成することができる。
【0036】一方、図10に示したように、アイソレーション用のp型分離領域25の形成を、垂直CCDのゲート電極の形成後に行う場合、p型分離領域30は、ゲート電極10、11を介して不純物原子イオンを打ち込むことによって形成できる。本発明では、同一マスクを用い、種々の打ち込みエネルギーで不純物イオンが複数回打ち込まれるため、これら打ち込みエネルギーを適当に選ぶことにより、p型領域25の形成と同時に、ゲート電極を介してp型領域30を形成することができる。なお、p型分離領域30の形成をp型分離領域25とは別のマスク、別の工程で行ってもよいことは言うまでもない。
【0037】
【発明の効果】本発明によれば、基板内における深さ方向の不純物濃度分布が、実質的に平坦な不純物ドープ領域によって、分離領域が構成される。そのため、横方向の大きさを大きくすることなしに、基板内の所望の深さまで、分離領域を延在させることができる。そのため、深い導電領域をもった素子間の分離を、分離領域の幅を広げることなく行うことが可能になり、高集積密度を有する各種半導体装置に極めて有用である。
【0038】なお、上記実施例では、CCDを具備した半導体装置について説明したが、本発明はこれに限定されるものではなく、例えば、バイポーラトランジスタにおけるpn接合分離など多くのものに実施出来る。また、たとえばバイポーラトランジスタのコレクタ引き出し領域など、幅が狭く、基板の深部に形成する必要がある導電領域の形成に実施することも可能である。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013