米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 金属膜の形成方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−151358
公開日 平成6年(1994)5月31日
出願番号 特願平4−298425
出願日 平成4年(1992)11月9日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 三谷 克彦
要約 目的


構成
半絶縁性GaAs基板100上のSiO2 膜102の開孔部より露出したn型GaAs層101上に対して、減圧雰囲気中で500℃以上の加熱処理を施した後、WF6ガスとSiH4ガスを用いて選択的にW膜或いはWSi膜104を被着する。
特許請求の範囲
【請求項1】化合物半導体基板上に形成された絶縁膜の開孔部より露出した前記化合物半導体の表面に選択的に金属膜を被着する工程において、前記基板を減圧雰囲気において500℃以上に加熱する工程,還元性ガス雰囲気において前記基板の温度を下げる工程、及び金属のハロゲン化ガスを還元性ガスを用いて還元することにより前記絶縁膜の開孔部より露出した前記化合物半導体の表面に選択的に前記金属膜を被着する工程を含むことを特徴とする金属膜の形成方法。
【請求項2】請求項1において、前記基板を減圧雰囲気において500℃以上に加熱する工程において、前記絶縁膜の開孔部より露出した前記化合物半導体の表面の酸化膜を昇華させる金属膜の形成方法。
【請求項3】請求項1において、前記基板を減圧雰囲気において500℃以上に加熱する工程に、前記絶縁膜の開孔部より露出した前記化合物半導体の表面の酸化膜を昇華させる工程及び前記化合物半導体の表面を組成を変えて金属元素量を相対的に増加させる工程を含む金属膜の形成方法。
【請求項4】請求項3において、前記化合物半導体がIII 族金属とAsを含んでおり、前記化合物半導体の表面を組成を変えて金属元素量を相対的に増加させる工程が水素雰囲気中での加熱して表面近傍のAsを除去する工程よりなる金属膜の形成方法。
【請求項5】請求項1において、前記金属のハロゲン化ガスを還元性ガスを用いて還元することにより前記絶縁膜の開孔部より露出した前記化合物半導体の表面に選択的に金属膜を被着する工程が、WF6をH2,SiH4或いはGeH4により還元する工程を含む金属膜の形成方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は化合物半導体を用いた高速デバイスの製造方法に係り、特に、金属電極の被着,形成方法に関する。
【0002】
【従来の技術】これまでの半導体回路用の電極パターンの形成方法は、被着した金属膜をリソグラフィ技術とエッチング技術によりパターニングする方法が主流である。しかし、高集積化が進むにつれて半導体層上或いは金属膜上の所望の領域に選択的に金属膜を形成する技術がコンタクト孔埋め込みや自己整合的な電極形成技術において可能となり、注目され始めている。例えば、特開昭59−72132 号公報に記載されているように、絶縁膜領域とSiまたはSiを含む導体が露出した半導体基板に対して、Si領域またはSiを含む導体領域の上のみに選択的に金属或いは金属シリサイド膜を形成する技術(選択CVD)がある。この技術では、例えば、WF6ガスをSiH4ガスを用いて還元することによりPSG膜の開孔部に露出したSi基板に選択的にW或いはWSiを被着することが可能になる。
【0003】
【発明が解決しようとする課題】しかし、PSG膜の開孔部より露出したGaAs表面に対して上述したWF6ガスとSiH4 ガスによる金属膜の形成方法を適用した結果、GaAs上への金属膜被着が困難であることがわかった。
【0004】本発明は、GaAs等の化合物半導体集積回路に実施して好適な選択CVDによる金属膜形成技術を提供することを目的としてなされたものである。
【0005】
【課題を解決するための手段】本発明においてはGaAs上の絶縁膜に開孔部を形成した試料を減圧雰囲気内で500℃以上に加熱した後、金属ハロゲン化ガス(例えばWF6 ガス)と還元性ガス(例えばSiH4 ガス)による金属膜被着を行わしめる。
【0006】
【作用】絶縁膜の開孔部より露出したGaAs表面に選択的に金属膜を被着するためにはWF6及びSiH4がGaAs表面で反応する必要がある。その為には、少なくともGaAs表面の酸化膜を除去する必要がある。本発明では、試料を減圧雰囲気内で500℃以上に加熱することにより表面の酸化膜を昇華,除去している。また、酸化膜除去に引き続いて、水素雰囲気中で500℃以上に加熱してGaAs表面近傍のAsを除去する。これによりGaAs最表面は金属であるGaの占める割合が増大してWF6とSiH4の反応が起こりやすくなる。
【0007】
【実施例】
〈実施例1〉本発明の一実施例を図1に示す工程図を用いて説明する。半絶縁性GaAs基板100上のn型GaAs層101上にSiO2 膜102を被着した(a)。次に、レジストをマスクにSiO2 膜102をエッチングして開孔部103を形成してn型GaAs層101を露出させた(b)。その後、試料を減圧CVD装置のリアクタに投入し、水素雰囲気中で500〜700℃の範囲で熱処理を施した。続いて、WF6とSiH4を用いた選択W−CVD技術を適用して開孔部103より露出したn型GaAs層101上にW膜或いはWSi膜104を被着した(c)。このときCVD条件は、基板温度:280〜350℃,ガス流量:WF610sccm,SiH4 6sccm,全ガス圧:0.12torr である。
【0008】本実施例では、WF6をSiH4により還元してW膜、或いは、WSi膜104を形成しているが、他の金属のハロゲン化ガスをH2,SiH4、あるいは、GeH4 により還元することにより開孔部103から露出したn型GaAs層101上に選択的に金属膜を形成することも可能である。
【0009】本実施例によりn型GaAs層101上形成された微細な開孔部103を金属で埋め込むことが可能になる。
【0010】〈実施例2〉本発明の一実施例を図2,図3に示す工程図を用いて説明する。半絶縁性GaAs基板200上にエピタキシャル法を用いてn型GaAs層201を形成し、さらにCVD法によりSiO2 膜202を被着した(図2(a))。次に電子線リソグラフィ技術によるレジストマスクを用いてSiO2 膜202を異方性エッチングしてゲートパターン用の微細な開孔部203を形成した(図2(b))。その後、実施例1と同様に試料を減圧CVD装置のリアクタに投入し、水素雰囲気中で500〜700℃の範囲で熱処理を施した。続いて、WF6とSiH4を用いた選択W−CVD技術を適用して開孔部203より露出したn型GaAs層201上にW膜或いはWSi膜204を被着した(図2(c))。このときCVD時間を長くすることによりW膜、或いは、WSi膜204は開孔部203を埋め尽くし、さらに横方向のSiO2 膜202上にも形成することが可能であり、W膜、或いは、WSi膜204の断面はT字型になる。用いたCVD条件は、基板温度:280〜350℃,ガス流量:WF6 10sccm,SiH4 6sccm,全ガス圧:0.12torr である。
【0011】次に、SiO2 膜202をエッチング除去した後、レジスト及びW膜或いはWSi膜204をマスクにSiのイオン注入技術を用いて高不純物濃度のソース・ドレイン領域205を形成した(図3(a))。次いで、通常のリソグラフィとリフトオフ法により、ソース・ドレイン領域205上にAuGe/Ni/Auよりなるソース・ドレイン電極206を形成した(図3(b))。
【0012】本実施例では、W膜或いはWSi膜204により開孔部203を埋め尽くし、さらに横方向のSiO2 膜202上にも形成することによりT字型断面のW膜或いはWSi膜204を得ている。このようなT字型ゲート電極では高速性動作に不可欠なゲート長の短縮,ゲート抵抗の低抵抗化及び配線との接続の容易性を同時に充たすことができる。
【0013】また、本実施例ではGaAsのMESFETへの適用例を説明したが、ヘテロ接合を採用したHEMT(High Electron Mobility Transistor)或いはMISFETに対しても適用可能である。
【0014】〈実施例3〉本発明の一実施例を図4,図5に示す工程図を用いて説明する。半絶縁性GaAs基板300上にエピタキシャル法を用いてn型GaAs層301を形成し、さらにCVD法により第1のSiO2 膜302を被着した(図4(a))。次に、通常のリソグラフィとエッチング技術により所望の領域の第1のSiO2 膜302を除去してn型GaAs層301のソース・ドレインコンタクト領域303を露出させた(図4(b))。次に、MOCVD法を用いてソース・ドレインコンタクト領域303にn型GaAs層及びn型InGaAs層を含むソース・ドレインコンタクト層304を選択成長した(図4(c))。
【0015】次に、第1のSiO2膜302をエッチング除去した後、全面に第2のSiO2膜305を形成した(図5(a))。次いで、ゲート電極及びソース・ドレイン電極形成領域を含む領域に開孔部を有するレジストマスク306を用いて異方性エッチングにより第2のSiO2 膜305をエッチングしてソース・ドレインコンタクト層304の表面とソース・ドレインコンタクト層304間のn型GaAs層301は露出させると同時にソース・ドレインコンタクト層304に対して自己整合的に第2のSiO2膜305よりなる側壁SiO2膜307を形成した(図5(b))。レジストマスク306を除去した後、試料を減圧CVD装置のリアクタに投入し、水素雰囲気中で500〜700℃の範囲で熱処理を施した。続いて、WF6とSiH4を用いた選択W−CVD技術を適用してソース・ドレインコンタクト層304の表面にソース・ドレイン電極308をソース・ドレインコンタクト層304間のn型GaAs層301上ゲート電極309を形成した(図5(c))。このときCVD条件は、基板温度:280〜350℃,ガス流量:WF610sccm,SiH4 6sccm,全ガス圧:0.12torrである。
【0016】本実施例ではソース・ドレイン電極308とゲート電極309が同時に自己整合的に形成できるため、プロセスが簡略化できる。また、ゲート電極309の形成領域はソース・ドレインコンタクト層304の間を側壁SiO2 膜307により自己整合的に狭めて限定しており微細化が容易になる。
【0017】また、本実施例ではGaAsのMESFETへの適用例を説明したが、ヘテロ接合を採用したHEMT、或いは、MISFETに対しても適用可能である。
【0018】〈実施例4〉本発明の一実施例を図6乃至図8に示す工程図を用いて説明する。半絶縁性GaAs基板400上に、MBE法を用いて高濃度n型GaAsサブコレクタ層401,低濃度GaAsコレクタ層402,p型GaAsベース層403,n型AlGaAsエミッタ層404及び高濃度n型InGaAs及びGaAsよりなるサブエミッタ層405を順次成長した後、SiN膜406を形成した(図6(a))。次に、通常のリソグラフィ技術とドライエッチング技術を用いてSiN膜406,サブエミッタ層405及びエミッタ層404をエッチングしてベース層403を露出させエミッタメサを形成した(図6(b))。次に、SiO2 膜407を形成した後、エミッタ電極及びベース電極形成領域を含む領域に開孔部を有するレジストマスク408を形成した(図6(c))。
【0019】次いで、レジストマスク408を用いてSiO2 膜407を異方性エッチングして用いてベース層403を露出させると同時にエミッタメサに対して自己整合的に側壁SiO2 膜409を形成した(図7(a))。次にウエットエッチングを用いてSiN膜406を除去してサブエミッタ層405を露出させた。また、レジストマスク408も除去した(図7(b))。その後、試料を減圧CVD装置のリアクタに投入し、水素雰囲気中で500〜700℃の範囲で熱処理を施した。
【0020】続いて、WF6とSiH4を用いた選択W−CVD技術を適用してサブエミッタ層405及びベース層403上にW膜を被着してエミッタ電極410及びベース電極411を各々形成した(図8(a))。このときCVD条件は、基板温度:280〜350℃,ガス流量:WF6 10sccm,SiH4 6sccm,全ガス圧:0.12torr である。次に通常のリソグラフィとエッチング技術を用いてサブコレクタ層401を露出させた後、AuGe/Ni/Auよりなるコレクタ電極412をリフトオフにより形成した(図8(b))。
【0021】本実施例では、エミッタ電極410及びベース電極411が自己整合的に形成されており、各電極の微細化及び電極間距離の短縮が容易である。また、エミッタ電極の断面形状を実施例2と同様にT字型にすることにより微細なエミッタ電極への配線接続を容易にすることが可能である。
【0022】
【発明の効果】本発明により、絶縁膜の開孔部から露出したGaAsの所望の領域に選択的に金属膜を形成できる。これにより、微細な絶縁膜開孔部の埋め込みや自己整合的な電極形成が可能になり、高性能な化合物半導体デバイスが簡便なプロセスで実現できる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013