米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体集積回路装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−140513
公開日 平成6年(1994)5月20日
出願番号 特願平4−290984
出願日 平成4年(1992)10月29日
代理人 【弁理士】
【氏名又は名称】大日方 富雄
発明者 浜本 正人
要約 目的
LSIチップにおける加工箇所をLSIの論理ゲートの修正内容に係わらず一定とし、補修作業を容易にしてその信頼性を向上させ、もって補修作業の歩留を向上させる。

構成
半導体集積回路装置は複数のバイポーラアレイからなり、このアレイを構成する基本セル(ECLゲート)には、入出力端子IN1〜IN3,OUT以外に、設計時の論理構成に関与しない予備端子T4〜T7、及び該予備端子に接続された予備トランジスタTr7が形成されている。この予備端子T4〜T7となる電極4〜7は、半導体チップの最上層に形成された配線層(11,12,13)に形成された予備電極6まで引出されている。この予備電極6の下層には、平坦化を図るためのダミー配線22B,24Bが埋込まれている。上記予備端子T4〜T7をレーザーCVD等によって形成された導電層にて適宜接続することにより、所望の論理修正が行われる。
特許請求の範囲
【請求項1】 複数の論理ゲート回路が形成され、これら論理ゲート回路の入出力端子となる電極を所望の配線パターンで互いに接続することにより、所望の論理が構成される半導体集積回路装置において、当該論理ゲート回路に、設計時の論理構成に関与しない予備端子が形成され、該予備端子となる電極は、半導体集積回路装置の最上層に形成された配線層又はその下の配線層からなる予備電極まで引出されていることを特徴とする半導体集積回路装置。
【請求項2】 上記予備端子につながる電極の下層には、平坦化を図るためのダミー配線が埋込まれていることを特徴とする請求項1に記載の半導体集積回路装置。
【請求項3】 上記論理ゲート回路は、設計時の論理構成に関与しないバイポーラトランジスタを具え、該トランジスタのベース・コレクタ・エミッタの少なくとも2つの端子が予備端子となっていることを特徴とする請求項1又は2に記載の半導体集積回路装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体技術、さらには論理LSI及びその論理変更に適用して有効な技術に関し、例えば、レーザCVDを用いた加工技術による論理LSIの論理修正に利用して有用な技術に関するものである。
【0002】
【従来の技術】計算機システム、ワークステーション等に用いられるマイクロプロセッサやゲートアレイ等の論理LSIは、その開発時に論理構成の修正(論理修正)を行うことがしばしばある。論理修正は、論理ゲート間を接続する信号用配線のパターンを変更することによって行う。しかしながら、論理修正は、配線の一部を変更すれば十分な場合が多く、然るにこれを配線用マスクパターンの変更から行うのでは、LSIの開発期間が長期化する。そこでLSIの余領域に予備配線や予備ゲート回路を設けておき、必要に応じてこの予備配線や予備ゲート回路を使用して、LSI上の配線を切断・接続し、もって論理修正を行うようにした技術が、例えば特開昭62−229956号公報にて公知である。この際行われる予備ゲート回路と配線間の接続の修復には、集束イオンビーム(Focused Ion Beam:FIB)とレーザCVDとを組合せた技術が利用される。これは、LSIチップ上に形成された集積回路の保護膜(絶縁膜)を集束イオンビームでエッチングして所望の箇所の配線を露出させ、露出した配線をさらに集束イオンビームで切断した後、レーザCVDを用いて所定の予備配線と論理ゲートとの間にモリブデン(Mo)やタングステン(W)などからなる導電パターン(配線層)を選択的にデポジションするものである。
【0003】更に上記手法による補修配線を容易にするため、論理ゲ−ト間に所定形状の予備配線を形成しておき、この予備配線を用いて接続の修復を行なう手法が公知である(例えば、特開昭62−298134号公報)。この技術では、下層側に形成された予備配線と上層側の予備配線との接続が容易に行われるように、上層側の予備配線と同一の層に導電層を形成しておき、これに下層側予備配線をつなげておいて、実際に、上層側と下層側を導電接続させる際にこの導電層を上層側予備配線に導電接続させている。このようにして上層側と下層側の配線の段差を解消して(例えばスルーホールを浅くすることができる)、補修時の歩留り向上を図っている。又、半導体装置のLSIチップの補修を容易にして歩留りをあげる他の手法として、補修が行われる可能性の高い信号群のみを設計段階で予め上層側に引上げておく多層配線構造が公知である(例えば、特開平2−228770号公報)。
【0004】
【発明が解決しようとする課題】しかしながら、上述した技術には、次のような問題のあることが本発明者らによってあきらかとされた。即ち、実際に修復が必要となる箇所は、その修復内容によって異なりこれを予見することができないため、特に、多層配線構造の半導体集積回路装置や、上層側に幅広の電源供給用配線が形成された半導体集積回路装置においては、上層側の配線に覆い隠された箇所の配線ポイントを補修しなければならない場合が生じる。しかして、この箇所での修復加工は困難であり、これが補修作業の歩留りの低下につながっていた。本発明はかかる事情に鑑みてなされたもので、LSIチップにおける加工箇所をLSIの論理ゲートの修正内容に係わらず一定とし、補修作業を容易にしてその信頼性を向上させ、もって補修作業の歩留を向上させることができる半導体集積回路装置及びその修正方法を提供することを主たる目的とする。
【0005】
【課題を解決するための手段】上記課題を解決すべく本発明では、複数の論理ゲート回路からなる半導体集積回路装置において、設計時の論理構成に寄与しない予備端子を論理ゲート回路に設けると共に、これにつながる引出し電極を、半導体集積回路装置の最上層の配線に覆い隠されない位置まで引き上げるようにした。
【0006】
【作用】上記予備端子につながる電極を他の電極等に新たに導電接続するだけで、当該論理ゲート回路の論理を変更され得るようにしておけば、補修すべき箇所とは関係なく、実際に補修される箇所を上記電極に変更することができる。更にこの電極を、設計段階でLSIの最上層の配線に覆い隠されない場所まで引き上げておくことにより、その補修作業が容易となる。
【0007】
【実施例】以下、本発明の一実施例を添付図面を参照して詳細に説明する。図1は、本実施例のバイポーラゲートアレイを構成する基本セル(ECLゲート)の回路図である。このECL回路は、3入力のオア論理回路に、1つの予備トランジスタTr7と4つの補助的な端子(予備端子)を設けた構成となっている。即ち、3つの入力端子IN1,IN2,IN3は、3つのnpn入力トランジスタTr1〜Tr3の夫々のゲートに接続され、該トランジスタTr1〜Tr3のコレクタは、コレクタ抵抗R1を介して定電圧電源VCCに接続されている。一方、トランジスタTr1〜Tr3と並列に参照用トランジスタTr4が接続され、これらの共通エミッタ端子には、定電流用トランジスタTr5,エミッタ抵抗R2を介して基準電圧電源-VEEが接続されている。又、トランジスタTr4のコレクタ端子には、エミッタフォロワ・トランジスタTr6のベース端子が接続され、このエミッタフォロワ・トランジスタTr6のエミッタに回路の出力端子OUTが接続されている。このトランジスタTr6のエミッタ端子には抵抗R4を介して定電圧VTTに接続されており、トランジスタTr4がオンされたときにトランジスタTr6がオフされてその出力端子OUTがロウレベルとなり、反対にトランジスタTr4がオフされたときにトランジスタTr6はオンされてその出力OUTがハイレベルとなる。従って図1に示す回路構成では、入力端子IN1〜IN3の何れか1つにハイレベルの信号が入力されたときに、トランジスタTr4がオフされ出力端子OUTがハイレベルとなり、反対に入力端子IN1〜IN3の全てがロウレベルのときに、トランジスタTr4がオンされて出力端子OUTがロウレベルとなる。
【0008】このような基本動作を行なう当該ECL回路には、予備端子T4〜T7が設けられている。このうち予備端子T4はトランジスタTr1〜Tr3のコレクタより引き出され、予備端子T6はトランジスタTr6のベースより引き出されている。又、トランジスタTr5のコレクタには、予備的に設けられたトランジスタTr7のエミッタが接続され、当該コレクタより予備端子T5が引き出され、当該ベースより予備端子T7が引き出されている。
【0009】図2は、上記構成のELC回路が形成された半導体集積回路装置の最上層の配線層の形状を示す平面図、図3は図2のIII−III線に沿った断面図である。これらの図に示すように、上記予備端子T4〜T7に導電接続される電極4〜7は、定電圧供給用の電源配線11,12,13と同一の配線層に設けられている。このように予備端子T4〜T7を最上層まで引き上げるに当たって、図3に示すような配線構造が取られている。例えば、当該基本セルが形成された半導体基板1の拡散層(例えばTr4のコレクタ領域)1Aと、最上層に形成された電極6を導電接続させるのであれば、拡散層1Aを、その上に形成された埋込電極21を介して第1層目の配線層からなる導電層22Aに導電接続させ、次いで埋込電極23を介して第2層目の配線層からなる導電層24A、埋込電極25を介して第3層目の配線層からなる導電層26A、埋込電極27を介して引出し電極(予備端子T6に相当)16と云う具合いに順次接続させればよい。上記多層配線構造を形成するに当たっては、特に制限されるものでないが導電層22A,24Aを形成する際に、上記電極6の下方に、夫々ダミーの電極22B,24Bが形成される。このようにダミー電極を形成しておくことによって、当該電極6が形成される最上層の配線の平坦性が高められ、段差がなくなった分補修作業の歩留りが向上する。尚、図3中、2はアイソレーション用の酸化膜、3は層間絶縁膜、8はパッシベーション膜を示す。又、図1,2に示す他の予備端子T4,T5,T7に関しても、上記と同様に、導電層と埋込電極を介して、その引出し電極4(T4に相当),5(T5に相当),7(T7に相当)が最上層まで引き上げられている。そして、実際に論理修正を行なう場合には、これら最上層の配線層に設けられた電極のうち補修に用いられる電極の上に形成されたパッシベーション膜8に例えば集束イオンビームによるエッチングでコンタクトホール(図3の破線6aで示す)を開口し、このコンタクトホールから露出した電極に、レーザビームにより形成された導電パターンを接続させて、他の電極、或は所定の定電圧用の配線又は他の論理回路の入・出力端子とを接続させる。
【0010】図4は、図5に示す特定の論理ゲート回路31とその出力側に接続された他の論理ゲート回路32との接続を断つ際に行われる補修作業の具体的な手法を説明するための平面図である。このように2つの論理ゲート回路31,32の接続を断つ場合には、引出し電極5と引出し電極6上にコンタクトホールを設け、露出した電極5と電極6とをレーザーCVDによる導電層18aにて導電接続させる。更に、引出し電極7上にコンタクトホールを設け、ここから露出した電極7と定電圧電源用の配線(Vcc)12とをレーザーCVDによる導電層18bにて導電接続させる。これにより、図1に示した予備端子T5と端子T6とが接続され、予備端子T7にハイレベルの電圧が供給されることとなって、トランジスタTr6が、他の入力端子IN1〜IN3の入力状態に拘らず常にオフされ、当該論理ゲート回路31の出力レベルがロウレベルに固定される。この結果、論理ゲート回路31と32との接続関係が実質的に断たれる。このような複雑な処理をするのは、単に接続配線を切断すると、論理ゲート32の入力端子がフローティング状態となって回路が誤動作するおそれがあるためである。
【0011】図6は、図7に示す特定の論理ゲート回路34と、その入力側に接続された論理ゲート回路33との間に、他の論理ゲート35を挿入する際に行われる補修作業の手法を説明するための平面図である。このように2つの論理ゲート回路33,34の間に他の論理ゲート回路35を挿入する場合には、図6に示すように特定の論理ゲート回路34の引出し電極4と引出し電極5上にコンタクトホールを形成し、ここから露出した電極4と電極5とをレーザーCVDによる導電層19aにて導電接続させ、一方、引出し電極7をその上に形成されたコンタクトホールより露出させ、該電極7を新たに挿入される論理ゲート回路35の入力(あるいは出力)用配線層35aに接続させればよい。この場合にもレーザーCVDによる導電層19bが用いられる。このような補修を行うことにより、図1に示した構造を採る論理回路の予備端子T4,T5が互いに導電接続されて、予備端子T7が4番目の入力端子として機能し、この状態で、予備端子T7に論理ゲート回路35の出力端子が接続されれば、図7に示す接続関係が得られる。
【0012】以上説明したように、本実施例の半導体集積回路によれば、予備端子T4〜T7を互いに接続したり、或は他の論理回路の出力端子(又は定電圧電源)に接続させることによって、論理ゲート回路間の論理修正を行うことができる。又、上記予備端子は、修正内容に拘らず一定の場所に設けることができるため、これを引き出す電極を、通常最上層に設けられる定電圧電源用の配線にて覆われない位置に予め設けておくことによって、その修復作業が容易となって、修復作業の歩留りが向上する。
【0013】以上本発明者によってなそれた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、本発明が適用されるECL回路は図1に示す構成に限ることはなく他の回路構成を採ってもよい。即ち、本実施例の論理回路では、特定の予備入力回路にハイレベルの信号を入力することによって、その出力をロウレベルに保持する例を示したが、一定レベル(ハイ又はロウレベル)の信号を入力することによって、他の入力端子への入力レベルに拘らずその出力がハイレベル又はロウレベルに保持されるのであれば、如何なる構成の論理ゲート回路にも本発明は適用可能である。
【0014】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるバイポーラ論理LSIの修復に適用した場合について説明したが、この発明はそれに限定されるものでなく、全ての論理LSIの修復技術一般に利用することができる。
【0015】
【発明の効果】論理修正の内容に拘らず、論理修復箇所を一定にできるので、該修復に用いられる電極を予め作業容易な箇所に設けることができ、修復作業の歩留りが向上する。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013