米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 薄膜抵抗体とそれを内蔵した多層回路基板の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−140215
公開日 平成6年(1994)5月20日
出願番号 特願平4−285769
出願日 平成4年(1992)10月23日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 松崎 永二 / 成塚 康則 / 池田 省二 / 釼持 秋広
要約 目的
Cr、Si、Oを主成分とする抵抗膜を用いた薄膜抵抗体とそれを内蔵した多層回路基板の抵抗値歩留りを高くする。

構成
下地基板100上にCr、Si、Oを主成分とする抵抗膜1と電極膜2からなる積層膜を形成する。140℃〜300℃の熱処理を施してから薄膜抵抗体の製造プロセスを通し、電極3・4を形成する。次いで、保護層パターン5を形成した。
特許請求の範囲
【請求項1】クロム(Cr)、シリコン(Si)、酸素(O)を主成分とした薄膜を抵抗層とした薄膜抵抗体の製造方法において、140℃〜300℃の加熱処理を施す加熱処理工程を設け、当該加熱処理工程後に前記抵抗体層の加工や前記薄膜抵抗体の電極パターンを形成することを特徴とする薄膜抵抗体の製造方法。
【請求項2】請求項1に記載した薄膜抵抗体の製造方法において、前記“加熱処理工程”から“前記薄膜抵抗体の安定化を目的とした加熱処理工程”の工程における抵抗体のシート抵抗値と薄膜抵抗体のパターン寸法・形状により前記薄膜抵抗体の目的とする抵抗値を得ることを特徴とする薄膜抵抗体の製造方法。
【請求項3】クロム(Cr)、シリコン(Si)、酸素(O)を主成分とした薄膜を抵抗層とした薄膜抵抗体を内蔵させた多層回路基板の製造方法において、前記抵抗層を形成した後に140℃〜300℃の加熱処理を施す加熱処理工程を設け、当該加熱処理工程の後に前記抵抗体層の加工や前記薄膜抵抗体の電極パターンを形成するようにしたことを特徴とする多層回路基板の製造方法。
【請求項4】請求項3に記載した多層回路基板の製造方法において、前記“加熱処理工程”から“前記薄膜抵抗体の安定化を目的とした加熱処理工程”の工程における抵抗体のシート抵抗値と薄膜抵抗体のパターン寸法・形状により前記薄膜抵抗体の目的とする抵抗値を得ることを特徴とする多層回路基板の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は薄膜抵抗体とそれを内蔵した多層回路基板の製造方法に係わり、特にクロム(Cr)、シリコン(Si)、酸素(O)を主成分とする薄膜を抵抗層とする薄膜抵抗体とそれを内蔵した多層回路基板の製造方法に関する。
【0002】
【従来の技術】近年の計算機や通信機器等の分野では高速化・高集積化の要求が高まり、超高速の集積回路チップを直接搭載させるための多層回路基板の開発が進められている。この多層回路基板には、日経マイクロデバイス誌1989年12月号、第56頁乃至60頁に記載のようにインピーダンス整合用の終端抵抗素子を組み込む試みがなされている。薄膜抵抗体をこの終端抵抗素子として多層回路基板に組み込む場合には、多くの抵抗素子を高密度で実装する必要がある。抵抗素子を高密度で形成する方法としては抵抗素子のパターン形状を円形(抵抗値指定領域はドーナッツ状になる)とする方法が考えられる。この場合には、抵抗層のシート抵抗値(薄膜の固有抵抗率を膜厚で除した値)を少なくとも100Ω/□以上とする必要があり、適用可能な抵抗層の厚みを考慮に入れると高い固有抵抗率を有した薄膜を薄膜抵抗体の抵抗層として用いなければならない。これに対応して発明者らは固有抵抗率の高い抵抗薄膜としてCr、Si、Oを主成分とする薄膜の適用を考えた。
【0003】従来から行われてきた薄膜抵抗体の基本的な製造工程を図9に示す。図において、1A・3A・5Aは■・■・■の工程後の薄膜抵抗体の平面図を示し、1B・3B・5Bは■・■・■の工程後の薄膜抵抗体の断面図を示す。以下、図9に従って薄膜抵抗体の従来の製造方法を説明する。
【0004】■抵抗層・電極層の成膜: 清浄にした下地基板100上にCr、Si、Oを主成分とする薄膜と金属膜からなる薄膜を抵抗層1・電極層2として順次成膜する。
【0005】■抵抗層・電極層のフォトエッチング: 抵抗層1・電極層2からなる積層膜を周知のフォトエッチング等の手法により加工し、必要があれば抵抗層1の素子分離を行う。
【0006】■電極層のフォトエッチング: 周知のフォトエッチング等の手法により電極層2を加工し、電極パターン3・4を形成する。
【0007】■保護層パターンの形成: ポリイミド膜やシリコン酸化膜(SiOx,x〜2)、シリコン窒化膜(SiNx,x〜4/3)等の絶縁膜を保護層5として形成し、必要に応じてスルーホール等のパターンを形成する。
【0008】■熱処理安定化: 例えば、200℃以上の熱処理を施して薄膜抵抗体の安定化を図る。
【0009】上記薄膜抵抗体の製造方法に関しては、例えばプロシーディング オヴ ザ1982 インターナショナル マイクロエレクトロニクス コンファレンス,トーキョー,メイ24−26(1982年)第320頁から327頁(Proceedings of the 1982 International Microelectronics Conference,Tokyo,May 24〜26(1982)pp320−327)において論じられている。
【0010】
【発明が解決しようとする課題】上記従来技術は、薄膜抵抗体の製造工程における熱履歴による抵抗層の抵抗変化に関しては配慮がなされておらず、薄膜抵抗体の抵抗値が大きくばらつくことがあり、抵抗値に対して絶対精度が要求される薄膜抵抗体を高密度で形成することが困難であるなどの問題があった。以下、これこについて説明する。
【0011】Cr、Si、Oを主成分とする薄膜は成膜した状態では熱安定性に乏しく、熱処理による安定化を行っていることは上述した通りである。熱履歴による抵抗層の抵抗値変化の状況を図10に示す。図10から、熱処理温度や熱処理時間により抵抗値が変化することがわかる。このことは、薄膜抵抗体の製造工程における前記抵抗層1の抵抗変化を示唆している。すなわち、抵抗層1や電極層2のフォトエッチング等の工程において熱処理工程を必要とするため、製造工程により前記抵抗層1の抵抗値が変化してしまう。これに伴って、製造工程における熱履歴が異なってくると前記抵抗層1の抵抗値が変化する割合が変化する。このため、熱処理安定化工程における前記薄膜抵抗体の抵抗変化率が変化する場合や、熱処理安定化工程における前記薄膜抵抗体の抵抗変化率の見積もり値を製造する上で誤る場合が生じ、前記薄膜抵抗体の最終的な抵抗値が目的とする抵抗値とは異なってしまうことがあった。このことは、抵抗値に対して絶対精度が要求される薄膜抵抗体の高密度形成を困難にしており、薄膜抵抗体を高密度で形成する場合や薄膜抵抗体を終端抵抗として内蔵させた多層回路基板を製造する場合に製造歩留りが著しく低下するという問題があった。
【0012】本発明の目的は、抵抗値に対して絶対精度が要求される薄膜抵抗体の高密度形成を可能にするために、薄膜抵抗体の熱処理安定化後の抵抗値を高い確率で予測できる薄膜抵抗体の製造方法を提供することにある。本発明の他の目的は、前記薄膜抵抗体を終端抵抗として内蔵させた多層回路基板を高歩留まりで製造できる多層回路基板の製造方法を提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するために、本発明は抵抗層に対して加熱処理を施し、その後に薄膜抵抗体の製造を行うようにしたものである。
【0014】さらに、終端抵抗を内蔵させた多層回路基板の製造歩留まりを高くするために、薄膜抵抗体の抵抗層の成膜後に加熱処理を施し、その後に薄膜抵抗体の製造を行うようにして多層回路基板を製造するようにしたものである。
【0015】さらに、本発明を効果的にするために、加熱処理の温度範囲を140〜300℃としたものである。
【0016】
【作用】本発明の特徴は、薄膜抵抗体を構成する抵抗層の加熱処理工程を薄膜抵抗体を製造するのに先だって予め設け、この予め設けた加熱処理工程による抵抗変化量を従来の製造工程における抵抗値変化量より大きくした点に有る。これを、図3(A)に模式的にしめす。熱処理によって前記抵抗層の抵抗値は減少し、熱処理温度を高くするか熱処理時間を長くして抵抗値変化を大きくした場合にその後の熱処理に対する抵抗値変化を小さくできることは図より明らかである。この傾向はグラフの横軸が対数目盛であるので益々はっきりしてくる。熱処理による抵抗値の変化速度は熱処理温度とともに大きくなるので、熱処理を施した抵抗層のその後の熱処理による抵抗値変化は明らかに熱処理温度が低いほど小さい。すなわち、200℃以下の低温プロセスが主流である薄膜抵抗体の実際の製造プロセスでは、抵抗層に対して予め熱処理を施しておくことにより製造工程における抵抗値変化を小さく抑えることができる。そのため、抵抗層を成膜する状態にもよるが、Cr、Si、Oを主成分とする抵抗層の従来の製造工程における抵抗変化量のばらつきは試料の再生・試料の再熱処理などのために〜10%の大きさになる場合もあったが、抵抗層に対して予め熱処理を施した本発明の適用により試料の再生・試料の再熱処理などによる薄膜抵抗体の抵抗値変動を抑制できる。そして、薄膜多層回路基板製造プロセスを考えると、本発明を効果的にするためには本発明の特徴である加工工程に先立って行う加熱処理の温度範囲を140〜300℃とすることが最適である。その理由を以下に示す。
【0017】(1) 周知のフォトエッチング工程により薄膜抵抗体の形成を行うため、薄膜抵抗体の形成プロセスにおいては少なくとも140℃の熱処理を必要とする。従って、薄膜抵抗体の形成プロセスでの抵抗値変化より大きく抵抗値を変化させておくためには熱処理温度を140℃以上とする必要がある。
【0018】(2) 本発明の特徴である加熱処理の温度を300℃以上にすると、Al等の電極材料の抵抗層への拡散が大きくなり電極パターン形成が困難になり、場合によっては新たな抵抗値変動の原因ともなる。また、薄膜抵抗体をポリイミド膜等の有機薄膜上に形成した場合には、有機薄膜のガラス転移点などのために加熱処理を行えなくなってしまい、下地状態を選択してしまうなどの問題点も新たに発生する。
【0019】以上の理由により、本発明では、薄膜抵抗体の製造工程に先立って行う加熱処理の温度範囲を140〜300℃とした。
【0020】
【実施例】(実施例1)以下、本発明の一実施例を図1〜図4により説明する。図1と図2は本発明を適用した薄膜抵抗体の製造方法の基本的なプロセスの概要を、図3は本発明の原理を、図4は本発明の効果を示したものである。まず、図1に従って本発明を適用した薄膜抵抗体の製造プロセスを説明する。図において、2A・4A・6Aは薄膜抵抗体の平面図を、2B・4B・6Bは薄膜抵抗体の断面図を示す。
【0021】■抵抗層・電極層の成膜: 清浄にした下地基板100上にCrとSi、Oを主成分とする薄膜とアルミニウム(Al)等の導電性材料からなる薄膜をそれぞれ抵抗層1・電極層2としてスパッタリング法等の手法により順次成膜する。
【0022】■加熱処理: 140〜300℃の温度で加熱処理を施す。
【0023】■抵抗層・電極層のフォトエッチング: 周知のフォトエッチング法等の手法により抵抗層1と電極層2からなる積層膜を加工し、抵抗層の素子分離と不要領域の抵抗層除去を行う。
【0024】■電極層のフォトエッチング: 周知のフォトエッチング法等の手法により電極層2の加工を行い、電極パターン3、4を形成する。
【0025】■保護層パターンの形成: ポリイミド膜やシリコン酸化膜(SiOx,x〜2)、シリコン窒化膜(SiNx,x〜4/3)等の絶縁膜を形成し、周知のフォトエッチング法等の手法によりスルーホール等のパターンを設けて保護層5とする。
【0026】■熱処理安定化: 例えば、350℃〜400℃の温度で2時間の加熱処理を施す。これにより、デバイス動作温度での薄膜抵抗体の抵抗値変動を抑制する。
【0027】以上が本発明を適用した基本的な製造プロセスの概要である。本発明を適用した点は、工程■以降の製造プロセスの前工程で工程■で示した加熱処理工程を設けたところにある。図1に示した例では電極層2を抵抗層1に積層した後に工程■で示した加熱処理工程を設けているが、電極層2の形成前に設けても良い。すなわち、“抵抗層1の成膜→抵抗層1の加熱処理→電極層2の成膜”の各工程を終えた後に図1に示した工程■以降の工程を実施しても良い。また、図2に示したように“抵抗層1の成膜→抵抗層1の加熱処理→抵抗層1のフォトエッチング→電極層2の成膜”の各工程を終えた後に図1に示した工程■以降の工程を実施しても差支えない。図1と図2に示した例では、熱処理安定化の工程を保護層5の形成後に設けているが、工程上の問題がなければ保護層形成工程の前工程で行っても良い。
【0028】本発明を適用した製造プロセスでは、前記加熱処理から熱処理安定化までの工程における抵抗層1の抵抗値変化(正しくはシート抵抗値の変化)を著しく小さく抑えることができるので、薄膜抵抗体パターンの形状・寸法を指定することにより薄膜抵抗体の出来上がり抵抗値を正しく推定できるようになる。以下、これを図3により説明する。薄膜抵抗体の製造プロセスの熱処理工程の温度を250℃以上にすることは少なく、200℃以下が主流である。Cr、Si、Oを主成分とする抵抗層の熱履歴による抵抗値変化を300℃以下の加熱処理温度、10時間以下の加熱処理時間に対して調べた結果、粗い近似ではあるが、加熱時間による薄膜抵抗体の抵抗変化率はlog(加熱処理時間)とexp{−定数/(加熱処理温度)}にほぼ比例することを発明者等は見出した。図3(A)はこの様子を示したものである。図で斜線を施した領域が製造プロセスを経た後の抵抗層の抵抗値の範囲を示すもので、試料の再生や再加熱処理などのために幅をもっている。この幅は、下地状態にもよるが10%の大きさとなることもある。それに対し、本発明では斜線を施した領域より低めの抵抗値となるように加熱処理を施しているので、製造工程における抵抗値変化は抑制され、上述した試料の再生などによる抵抗値ばらつきを少なくできる。本発明を適用した製造工程における抵抗層の抵抗変化の様子を模式的に示したものが図3(B)である。抵抗層の抵抗値は本発明の特徴である加熱処理によって減少するが、抵抗体形成工程における抵抗値変化は小さく、熱処理安定化工程により抵抗値は再び減少して耐熱性に優れた安定性の高い薄膜抵抗体となる。例えばガラス下地上に抵抗層を成膜した場合には、250℃の加熱処理を2時間施すことにより200℃、10時間の加熱処理に対する抵抗値変化を0.5%未満とでき、実際の製造プロセスによる抵抗値変化も0.2%未満とできることを発明者等は確認している。これは、従来の製造プロセスにおいては抵抗層の抵抗が製造工程の熱履歴に対応して5〜15%減少していたのに対し、本発明の特徴である加熱処理を施すことによって20%の抵抗値減少がすでに達成されているためである。
【0029】図4は薄膜抵抗体の製造ロット毎の抵抗値分布を示したものである。薄膜抵抗体すべての素子の抵抗値が仕様範囲内にあれば問題はない。しかし、従来の製造方法によって製造した場合には、種々の工夫により仕様範囲内に抵抗値が入ることもあったが、図中に従来例1・従来例2と示したようにばらつきが大きく、抵抗値の中心値もずれてしまうことも多かった。それに対し、“この発明”と明記したように、本発明の適用により仕様範囲内に抵抗値を入れることは比較的容易となった。たとえば抵抗値の中心値を数十オームとし、この抵抗値ばらつきを±5%以内にすることは比較的容易となった。これは、本発明を適用することにより、製造工程における熱履歴の影響を受けずに抵抗層のシート抵抗値を正しく把握できるようになり、熱処理安定化工程における抵抗変化率の見積もり値の信頼性も高くなり、前記抵抗層の成膜工程におけるシート抵抗値の変動を抵抗体の形状・寸法を調整することにより薄膜抵抗体の目的とする抵抗値を歩留まり良く得ることができるようになったことによる。
【0030】本実施例では、本発明の特徴である加熱処理の条件を200℃、2時間としたが、これに固定されるものではない。フォトエッチング工程の熱処理条件を考えると加熱処理温度を140℃以上とすることが有効であり、Cr、Si、Oを主成分とする薄膜の加工性を考えると300℃以下とすることが必要である。そして、構築した製造プロセスの熱工程に合わせて、薄膜抵抗体の製造プロセスにおける抵抗層の抵抗変化を十分抑制できることを条件に、できるだけ短時間でかつ低温熱処理となるような加熱処理条件を設定すれば良い。
【0031】(実施例2)次に、本発明の第二の実施例を図5と図6に示す。これらの図は本発明を適用した薄膜抵抗体の製造方法の基本的なプロセスを示したものである。図1と図2に示した第一の実施例と本実施例の違いは薄膜抵抗体のパターン形状が異なっている点である。すなわち、第1の実施例では薄膜抵抗体のパターン形状が円形であるのに対して本実施例ではパターン形状が矩形となっていることである。従って、本実施例の場合には抵抗層1の素子分離が必要不可欠である。図において、図5の3A・4A・6Aと図6の3A・5A・7Aは薄膜抵抗体の平面図を、図5の3B・4B・6Bと図6の3B・5B・7Bは薄膜抵抗体の断面図を示す。本実施例は第1の実施例と基本的には同じであるが、図5に従って第2の実施例の概要を説明する。
【0032】■抵抗層・電極層の成膜: 清浄にした下地基板100上にCrとSi、Oを主成分とする薄膜とアルミニウム(Al)等の導電性材料からなる薄膜をそれぞれ抵抗層1・電極層2としてスパッタリング法等の手法により順次成膜する。
【0033】■加熱処理: 140℃〜300℃の温度で加熱処理を施す。
【0034】■抵抗層・電極層のフォトエッチング: 周知のフォトエッチング法等の手法により抵抗層1と電極層2からなる積層膜を加工し、抵抗層の素子分離や不要領域の抵抗層除去を行う。本実施例では抵抗層1の素子分離が必ず必要となるが、第一の実施例で要求されたほどの高いシート抵抗値の抵抗層は要求されない。
【0035】■電極層のフォトエッチング: 周知のフォトエッチング法等の手法により電極層2の加工を行い、電極パターン3、4を形成する。
【0036】■保護層パターンの形成: ポリイミド膜やシリコン酸化膜(SiOx,x〜2)、シリコン窒化膜(SiNx,x〜4/3)等の絶縁膜を形成し、周知のフォトエッチング法等の手法によりスルーホール等のパターンを設けて保護層5とする。
【0037】■熱処理安定化: 例えば、350℃〜400℃の温度で2時間の加熱処理を施す。これにより、デバイス動作温度での薄膜抵抗体の抵抗値変動を抑制する。
【0038】以上が本発明を適用した基本的な製造プロセスの概要である。本発明を適用したところは、工程■以降の製造プロセスの前工程で工程■で示した加熱処理工程を設けた点にある。図5に示した例では電極層2を成膜した後に工程■で示した加熱処理工程を設けているが、電極層2の形成前に設けても良い。すなわち、“抵抗層1の成膜→抵抗層1の加熱処理→電極層2の成膜”の各工程を終えた後に図5に示した工程■以降の工程を実施しても良い。また、図6に示したように“抵抗層1の成膜→抵抗層1の加熱処理→抵抗層1のフォトエッチング→電極層2の成膜”の各工程を終えた後に図5に示した工程■以降の工程を実施しても差支えない。図5と図6に示した例では、熱処理安定化の工程を保護層5の形成後に設けているが、工程上の問題がなければ保護層形成工程の前工程で行っても良い。
【0039】本実施例の場合にも第1の実施例の場合と同様の効果が得られる。
【0040】(実施例3)本発明を適用した製造プロセスにより薄膜抵抗体を内蔵させた多層回路基板の基本的な実施例を図7により説明する。
【0041】以下、図に従って説明する。
【0042】■下地基板の準備: 基板100上にAlなど導電体材料からなる配線パターン201を形成し、ポリイミド膜やシリコン酸化膜、シリコン窒化膜等を層間絶縁層(下地絶縁層)301として積層する。
【0043】■抵抗層・電極層の成膜: Cr、Si、Oを主成分とする薄膜と導電体材料からなる薄膜を抵抗層1、電極層2としてスパッタリング法等の手法により順次成膜する。
【0044】■加熱処理: 140℃〜300℃の温度で加熱処理を施す。この工程が本発明の特徴とする工程である。
【0045】■抵抗層・電極層のフォトエッチング: 周知のフォトエッチング法を用いて抵抗層1と電極層2からなる積層膜を加工し、層間絶縁層(下地絶縁層)301のスルーホール開口部の抵抗層1と電極層2を除去する。ここでは、抵抗層に電極層2を積層してから加工を行っているが、抵抗層1を加工した後に電極層2の積層・加工を行っても差し支えない。
【0046】■下地絶縁層のフォトエッチング: 周知のフォトエッチング等の手法を用いてスルーホールパターン311を層間絶縁層(下地絶縁層)301中に形成する。
【0047】■配線層の形成: Alなど導電体材料からなる薄膜をスパッタリング法等の手法により成膜し、配線層とする。
【0048】■配線パターン・電極パターンの形成: 周知のフォトエッチングを用いて配線層と電極層を加工し、配線202と電極3、4を形成する。
【0049】■絶縁層パターンの形成: ポリイミド膜やシリコン酸化膜、シリコン窒化膜を層間絶縁層(上層絶縁層)302として積層する。次いで、周知のフォトエッチング法等の手法を用いて層間絶縁層(上層絶縁層)302を加工し、スルーホールパターン322を形成するとともに、不要な領域の層間絶縁層(上層絶縁層)302を除去する。
【0050】■熱処理安定化: 例えば、350℃〜400℃の温度で2時間の加熱処理を施す。これにより、デバイス動作温度での薄膜抵抗体の抵抗値変動を抑制する。
【0051】上記工程の中の■〜■の工程を繰り返すことにより、薄膜抵抗体を内蔵させた多層回路基板を得ることができる。本発明を適用したところは上記■の工程を設けて、薄膜抵抗体製造工程における抵抗層の抵抗変化を抑制した点にある。従って、本実施例の場合にも薄膜抵抗体の製造に対しては実施例1や実施例2と同様の効果を得ることができるので、抵抗値歩留まりが高い薄膜抵抗体を内蔵させた多層回路基板を得ることができる効果がある。
【0052】(実施例4)第4の実施例を図8に示す。この例は、集積回路チップやその他の回路部品を直接搭載するマルチチップモジュールに用いる多層回路基板に薄膜抵抗体を終端抵抗として内蔵させた例である。薄膜抵抗体の平面図と断面図を(A)に、多層回路基板の一部を示す断面図を(B)に示す。この実施例の本発明による製造方法は図7に示した実施例3と基本的に同じである。すなわち、薄膜抵抗体11と配線パターン202、絶縁層302の形成までは図7における工程■までと同じ工程で行い、その後、工程■〜■に対応する工程の繰返しにより配線214、224と絶縁層303、304を形成し、さらに半田バンプ層40、半田41を形成し、集積回路チップ50を搭載したものである。本発明の特徴である加熱処理は、薄膜抵抗体11の抵抗層1を成膜後に薄膜抵抗体製造(加工)プロセスの前工程において行う。終端抵抗として内蔵させる薄膜抵抗体の製造に対しては、この実施例の場合にも実施例1〜実施例3と同じ効果が得られる。すなわち、薄膜抵抗体製造プロセスの熱履歴の影響を受けずに抵抗層のシート抵抗値を把握でき、熱処理安定化工程における抵抗変化率の見積り値に対する信頼性が向上するので、マルチチップモジュール用多層回路基板に終端抵抗として内蔵させる薄膜抵抗体の抵抗値歩留りを高くできる。従って、この実施例のように薄膜抵抗体を高密度で内蔵させた多層回路基板の製造歩留りを大幅に改善できる効果がある。発明者らの実験結果では、非常に長い製造プロセスを要するマルチチップモジュール用多層回路基板の場合においても、本発明の適用により薄膜抵抗体に対する製造歩留まりを十分高くすることができた。
【0053】
【発明の効果】本発明によれば、薄膜抵抗体製造プロセスにおける熱履歴の影響を受けずに抵抗層のシート抵抗値を把握でき、熱処理安定化工程における抵抗変化率の見積り値に対する信頼性が向上し、薄膜抵抗体を構成する電極のパターン形状や寸法による抵抗値調整が可能となるので、薄膜抵抗体の抵抗値歩留りを高くできる効果がある。さらに、終端抵抗として高密度で内蔵させた薄膜抵抗体の抵抗値歩留りを高くできるので、終端抵抗として薄膜抵抗を内蔵させた多層回路基板を歩留まり良く提供できる効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013