米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 低ノイズ半導体パッケ−ジ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−132349
公開日 平成6年(1994)5月13日
出願番号 特願平4−160636
出願日 平成4年(1992)6月19日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 三輪 孝志 / 大塚 寛治 / 白井 優之 / 松永 俊博
要約 目的
TTLやCMOSの出力バッファが切り替わるときには、その方向に従ってグランド又は電源に電流が流れ、この時、電源又はグランドのインダクタンスに見合った起電力が発生しこの起電力がノイズとなり、信号が高速になる程大きくなる。

構成
2層又はそれ以上の多層のタブ基板又はプリント基板3の電源とグランド5間をバイパスコンデンサ2で接続するとともに、該バイパスコンデンサ2を半導体チップ1近傍に位置せしめた半導体パッケ−ジ。
特許請求の範囲
【請求項1】 2層又はそれ以上の多層のタブ基板又はプリント基板の電源とグランド間をバイパスコンデンサで接続するとともに、当該バイパスコンデンサを半導体チップ近傍に位置せしめたことを特徴とする半導体パッケ−ジ。
【請求項2】 半導体チップとバイパスコンデンサとを接着して成る構造を有する請求項1に記載の半導体パッケ−ジ。
【請求項3】 放熱板上にバイパスコンデンサを接合すると共に、当該放熱板上に半導体チップを搭載してなる請求項1に記載の半導体パッケ−ジ。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体パッケ−ジに関し、特に、その半導体集積回路(以下、LSIということもある)のノイズ低減技術に係り、就中、微細多ピンの論理LSIのノイズ低減に好適な半導体パッケ−ジ構造に関する。
【0002】
【従来の技術】従来のタブ(TAB、Tape Automated Bonding)基板は、その導体層が一層又はせいぜいグランド層付きの2層構造である。しかも、ノイズ低減用のコンデンサは取り付けられていない。
【0003】
【発明が解決しようとする課題】上記従来技術では、LSIが多ピンで高速となると、電源/グランドの同時切替ノイズが大きくなり、特性上問題となるという欠点があった。本発明の目的は、かかる従来技術の有する欠点を解消し、上記のような多ピン高速のLSIでも搭載可能な低ノイズパッケ−ジを実現可能にすることにある。本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0004】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。すなわち、上記目的は、半導体チップ(以下、端に、チップという)近傍でバイパスコンデンサを用いて電源/グランドを接続し、電源(グランド)で発生したノイズをグランド(電源)に逃がすことにより達成される。
【0005】
【作用】チップ内の回路素子例えばTTL(Transister Transister Logic)やCMOS(相補形MOS)の出力バッファが切り替わるときには、その方向に従ってグランド又は電源に電流が流れる。この時、電源又はグランドのインダクタンスに見合った起電力が発生する。この起電力Eは、インダクタンスL及び電流の立上り速度dI/dtを用いて、E=L(dI/dt)と表すことが出来る。この起電力がノイズとなる訳であるが、この値は(dI/dt)にも比例するため、信号が高速になる程大きくなる。ところが、上記のように、電源とグランドとをバイパスコンデンサで接続すると、コンデンサの抵抗は周波数の高い信号程通しやすくなるので、起電力の上昇を抑えることが出来る。このため、高速でも低ノイズのパッケ−ジを実現できる。また、この場合、バイパスコンデンサがチップから離れすぎていると、ノイズ低減効果が薄くなるが、本発明では、チップ近傍でバイパスコンデンサにより電源/グランドを接続するようにしているので、その効果は大なるものがある。
【0006】
【実施例】以下、本発明の実施例を図面に基づいて説明する。その一実施例を図1により説明するに、図示のように、LSIチップ1を、信号層4と電源/グランド層5の二層構造を有するTAB3に接続する。電源/グランド層5の一方側電源/グランド配線5は、TAB3に設けられたスル−ホ−ル6を介して、チップ1と反対側のパタ−ン4に接続される。この電源/グランドパタ−ン5側からバイパスコンデンサ2を搭載し、当該電源とグランドのパタ−ン5を、当該コンデンサ2を介して接続する。図示のように、チップ1は、当該コンデンサ2と対峙され、チップ1の近傍にコンデンサ2が設けられる。本実施例によれば、回路素子の出力バッファの同時切替時に発生するグランドの持ち上がりや電源の立ち下がり等のノイズはコンデンサ2を介して反対側の電位に逃がすことが出来るため、高速のLSIを搭載してもノイズによる動作不良を起こすことがないという効果がある。さらに、チップ1の近傍にコンデンサ2が設けられているので、より一層、ノイズ低減効果を奏することが出来る。
【0007】図2は、本発明の他の実施例を示す。信号層4と電源/グランド層5の二層構造を有するTAB3の当該電源/グランド層5側に、バイパスコンデンサ2を取付け、TAB3の電源とグランドを当該コンデンサ2を介して接続する。このコンデンサ2上にチップ1を搭載し、チップ1とTAB3との電極接続はワイヤ7にて行う。チップ1上の電源/グランド配線は、TAB3のスル−ホ−ル6を介してTAB3の電源/グランド層5に接続されており、さらには、バイパスコンデンサ2に接続されている。本実施例の場合も図1の実施例同様、ノイズ低減の効果がある。
【0008】図3は、本発明のさらに他の実施例を示す。その表面にバイパスコンデンサ2を形成した放熱板8上に、チップ1を取付ける。次に、バイパスコンデンサ2にTAB配線基板3を取付け、この配線基板3上の電源とグランドとを当該コンデンサ2を介して接続する。次に、チップ1と配線基板3とをワイヤ7で接続する。これにより電源−バイパスコンデンサ−グランドというル−プが形成されるため、電源又はグランドで発生したノイズは反対電位に逃がすことが出来る。
【0009】上記において、チップ1は、例えばシリコン単結晶基板から成り、周知の技術によってその内部には多数の回路素子が形成され、1つの回路機能が与えられている。回路素子の具体例は、例えばMOSトランジスタから成り、これらの回路素子によって、例えば論理回路およびメモリの回路機能が形成されている。バイパスコンデンサ2は、例えば二枚の電極間に誘電体を挟み込んだマイカコンデンサや半導体コンデンサ等により構成される。バイパスコンデンサ2は、本発明の前記所望の目的を達成出来るものであればノイズカップリング等の名称のものでもよい。ワイヤ7は、例えば、Au線により構成されている。以上本発明者によってなされた発明を実施例にもとずき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、TABに代えてプリント基板等の配線基板を使用してもよい。以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体パッケージのノイズ低減技術に適用した場合について説明したが、それに限定されるものではなく、例えば、他の電子部品や電子装置などにも適用できる。
【0010】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明によれば、LSIの出力バッファの同時切替時に発生するグランドの持ち上がりや電源の立ち下がり等のノイズはコンデンサを介して反対側の電位に逃がすことが出来るため、高速のLSIを搭載してもノイズによる動作不良を起こすことがないという効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013