米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−97380
公開日 平成6年(1994)4月8日
出願番号 特願平4−246143
出願日 平成4年(1992)9月16日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 佐藤 照二
要約 目的
内部回路へのダメージを減少させ、静電破壊耐量の向上を図ることにある。

構成
半導体装置の入出力回路に、静電破壊保護素子として、DMOSを設ける。
特許請求の範囲
【請求項1】入出力回路部に、DMOS(デプレッション型MOSトランジスタ)を付加することを特徴とする半導体装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体により構成されるIC,LSI等の半導体装置に関し、静電破壊耐量の向上に有効な発明に関する。
【0002】
【従来の技術】従来の静電破壊保護回路を図2に示す。従来回路では、入出力端子1に印加された高電圧の電気パルス(静電気パルス)は、アルミ寄生MOS7やクランプMOS8を介して電源側(VCC,GND)に流れ、内部回路のゲート酸化膜等に、静電気パルスが直接達するのを防ぐ様にしている。
【0003】ただし、アルミ寄生MOSやクランプMOSは、導通する電圧が高いため、静電気パルスが印加されてから、電源側に流れ込むまで、時間遅れがある。
【0004】このため、印加パルスが内部回路に到達して、ゲート酸化膜や接合が破壊されたり、ダメージを受ける可能性が高いという問題がある。
【0005】
【発明が解決しようとする課題】このように従来の半導体装置は、静電破壊保護用のアルミ寄生MOSやクランプMOSが導通状態に達するまでに、静電気パルスにより内部回路がダメージを受け、静電破壊耐量が低下する可能性があった。
【0006】本発明によれば、入出力回路部に設けたDMOSを介して、静電気パルスが電源側に流れ込むが、半導体装置に電源を供給していない状態(半導体装置を搬送したり、他の装置に組み込む等、静電気パルスを受けて、静電破壊を起こしやすい状態)では、DMOSが導通し、入出力端子と電源側が短絡状態となっているため、静電気パルスがインピーダンスの低い電源側に流れ込む。これにより、内部回路へのダメージを減少させ、静電破壊耐量の向上を図るものである。
【0007】
【課題を解決するための手段】本発明の概要を、CMOS(Complementary Metal Oxide Semiconducter)回路を例に説明すれば下記の通りである。
【0008】入出力回路部に、導通状態にあるDMOSを設ける事により、入出力端子と電源の間を短絡させ、静電破壊パルスをインピーダンスの低い電源側に流れ込ませることにより、内部回路へのダメージを減少させ、静電破壊耐量の向上を図るものである。
【0009】
【作用】上記手段によれば、IC,LSI等の半導体装置において、静電破壊耐量の向上が可能となる。
【0010】
【実施例】図1には、本発明の半導体装置の一実施例であるDMOSを設けた静電破壊保護回路を示す。
【0011】入出力端子1,保護素子2、およびその他の回路(3〜6)は、特に制限されないが、公知の半導体集積回路製造技術によって、シリコンのような1個の半導体基板に形成される。
【0012】保護素子2は、P型DMOS 2a,N型DMOS 2b、によって構成される。DMOSによる保護回路を設けた場合、半導体装置に電源を供給していない状態(半導体装置を搬送したり、他の装置に組み込む等、静電気パルスを受けて、静電破壊を起こしやすい状態)では、DMOSは、導通しているため、入出力端子1と電源側が短絡した状態にある。このため、入出力端子1に印加された静電気パルスは、インピーダンスの低いDMOSを通じて、電源に流れ込み、内部回路へのダメージは、図2に示した従来の保護回路より、減少する。
【0013】DMOSを保護回路として設けた場合、半導体装置が動作状態にある場合は、図1に示す保護素子2のDMOSを非導通状態にし、入出力信号が、入出力端子1と内部回路6の間で伝達される様にする必要がある。
【0014】保護素子2のDMOSを非導通状態にするため、発振回路3,負電位発生回路4,バックバイアス電位制御回路5から成る回路にて、負電位を発生させ、これを保護素子2のDMOSの基板に印加する。これにより、DMOSのしきい値電圧を上昇させ、通常の入出力信号の電位では、DMOSが導通しない様にし、入出力信号の入出力端子1と内部回路6の間での伝達を可能にする。
【0015】
【発明の効果】本発明によって得られる効果を簡単に説明すれば下記の通りである。すなわち、半導体装置において、入出力回路部に静電破壊保護素子としてのDMOSを設ける事により、静電気パルスに対する静電破壊耐量を向上させる効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013