米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体集積回路装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−97363
公開日 平成6年(1994)4月8日
出願番号 特願平4−243191
出願日 平成4年(1992)9月11日
代理人 【弁理士】
【氏名又は名称】筒井 大和
発明者 中村 正行 / 大嶋 一義 / 大鳥 浩
要約 目的
高密度実装に好適なLSIパッケージを提供する。

構成
単一のパッケージ本体4内に並列して配置した複数個の半導体チップ3の上面に、それぞれの半導体チップ3を横断するように複数本のリード5を配置し、ワイヤ7を介して半導体チップ3とリード5とを電気的に接続する。これらのリード5は、パッケージ本体4の両端で折り曲げて半導体チップ3の下面に延在させる。
特許請求の範囲
【請求項1】 単一のパッケージ内に並列して配置した複数個の半導体チップの上面に、それぞれの半導体チップを横断するように複数本のリードを配置し、前記複数本のリードをパッケージの端部で折り曲げて半導体チップの下面に延在し、それらの一端をパッケージの外方に突出させてなることを特徴とする半導体集積回路装置。
【請求項2】 複数個の半導体チップを絶縁フィルムの一面に接合したことを特徴とする請求項1記載の半導体集積回路装置。
【請求項3】 半田バンプを介して半導体チップとリードとを電気的に接続したことを特徴とする請求項1または2記載の半導体集積回路装置。
【請求項4】 メモリモジュールであることを特徴とする請求項1、2または3記載の半導体集積回路装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置に関し、特に、半導体チップを封止するLSIパッケージに適用して有効な技術に関するものである。
【0002】
【従来の技術】近年、RAM、ROMなどのメモリLSIは、メモリ容量の大規模化に伴って半導体チップの面積が著しく増大しているため、半導体チップをTSOP(ThinSmall Outline Package)、TSOJ(Thin Small Outline J-lead package) のような超薄形のLSIパッケージに封止することにより、実装密度の向上を図っている。
【0003】
【発明が解決しようとする課題】しかしながら、前記TSOP、TSOJなどのLSIパッケージは、パッケージの外部に突出したアウターリードを介して半導体チップと基板との電気的接続を取るため、このアウターリードの長さ分だけパッケージの実効的な占有面積が大きくなり、その分、実装密度が低下する。
【0004】そこで、本発明の目的は、LSIパッケージの実装密度を向上させることのできる技術を提供することにある。
【0005】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0006】
【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を説明すれば、下記のとおりである。
【0007】本発明のLSIパッケージは、単一のパッケージ内に複数個の半導体チップが並列して封止されており、それぞれの半導体チップの上面には、それらを横断するように複数本のリードが配置され、これらのリードは、パッケージの端部で折り曲げられて半導体チップの下面に延在し、それらの一端がパッケージの外方に突出されている。
【0008】
【作用】上記した手段によれば、複数個の半導体チップを単一のパッケージ内に効率良く封止することが可能となるので、LSIパッケージの実装密度を向上させることができる。
【0009】
【実施例】以下、図1〜図3を用いて本発明の一実施例であるLSIパッケージの構成を説明する。図1は、本実施例のLSIパッケージの上面図、図2は、その下面図、図3は、その断面図である。
【0010】LSIパッケージ1は、ポリイミド樹脂などからなる絶縁フィルム2の上面に所定の間隔で並列して接合された複数個の半導体チップ3を単一のパッケージ本体4に封止したモジュール構造を有している。半導体チップ3は、DRAMやSRAMなどのメモリLSIを形成したシリコン単結晶からなり、パッケージ本体4は、エポキシ系の合成樹脂からなる。
【0011】図1に示すように、上記絶縁フィルム2上に接合された複数個の半導体チップ3の上面(素子形成面)には、それらを横断するように複数本のリード5が平行に配置されている。これらのリード5とそれぞれの半導体チップ3の上面に設けられた電極パッド6とは、ワイヤ7を介して電気的に接続され、それぞれのリード5を通じて所定の入出力信号(電源またはGND)が複数個の半導体チップ3に同時に供給されるようになっている。
【0012】図3に示すように、上記複数本のリード5は、パッケージ本体4の両端で折り曲げられて絶縁フィルム2の下面に延在し、図2に示すように、それらの一端がパッケージ本体4の一側面から外方に突出され、LSIパッケージ1の外部端子を構成している。
【0013】なお、上記は、パッケージ本体4の一側面からリード5を外方に突出させた例であるが、パッケージ本体4の二側面または四側面からリード5を外方に突出させてもよい。
【0014】上記の構成を備えた本実施例のLSIパッケージ1によれば、複数個の半導体チップ3を1つのパッケージ本体4内に効率良く封止することが可能となるので、高密度実装に好適なLSIパッケージ1を提供することができ、メモリモジュールの集積度を向上させることができる。
【0015】以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0016】前記実施例では、半導体チップとリードとをワイヤを介して電気的に接続した例について説明したが、例えば図4に示すように、半田バンプやAuバンプなどのバンプ電極8を介して両者を電気的に接続してもよい。
【0017】また、前記実施例では、絶縁フィルムの上面に半導体チップを接合した例について説明したが、例えば図5〜図7に示すように、リード5上に半導体チップ3を直接接合してもよい。この場合、図5に示すように、隣接する半導体チップ3、3の間で上下のリード5をろう材9などで接合することにより、半導体チップ3の保護やリード5の強化を図ることができる。
【0018】
【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【0019】単一のパッケージ内に並列して配置した複数個の半導体チップの上面に、それぞれの半導体チップを横断するように複数本のリードを配置し、前記複数本のリードをパッケージの端部で折り曲げて半導体チップの下面に延在し、それらの一端をパッケージの外方に突出させたLSIパッケージ構造とすることにより、LSIパッケージの実装密度を向上させることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013