米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 素子分離方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−97274
公開日 平成6年(1994)4月8日
出願番号 特願平4−244502
出願日 平成4年(1992)9月14日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 飯島 晋平 / 峰 利之
要約 目的
幅の狭い溝に充填した絶縁物にえぐれを生じることなく幅の広い溝も信頼性良く絶縁物で充填する。

構成
Si基板に素子分離領域となる溝を形成した後、幅の狭い溝は流動性ガラスで充填するようにした。流動性ガラスにはGe,B,Pなどを含有するCVD・SiO2 か、もしくはSi,N,Cを少なくとも含有する低応力SOGを用いた。
特許請求の範囲
【請求項1】半導体基板、もしくは半導体薄膜表面の所定の領域に溝を形成して、溝以外の領域に、能動素子領域となる島を形成した後、該溝を絶縁物で充填し、複数の島を絶縁分離する素子分離方法において、溝を形成した後、第一の流動性ガラス膜を堆積し熱処理を施して流動させた後、能動素子が形成される島の上の第一の流動性ガラス膜を、幅の広い溝部で凹部を形成している第一の流動性ガラス膜の表面の高さと同じになるようにエッチング除去し、さらに第二の流動性ガラス膜を堆積し熱処理を施して流動させ表面を平坦化した後、能動素子が形成される島の表面が露出するまで第一および第二の流動性ガラス膜を順次エッチングして溝内にのみ流動性ガラス膜からなる絶縁物を充填することを特徴とする素子分離方法。
【請求項2】前記流動性ガラス膜は、ゲルマニウム(Ge),ボロン(B),リン(P)の内少なくとも1種類以上の元素を含有する酸化シリコンからなることを特徴とする請求項1記載の素子分離方法。
【請求項3】請求項1記載の第一および第二の流動性ガラス膜は同じ組成からなることを特徴とする請求項1記載の素子分離方法。
【請求項4】前記第二の流動性ガラス膜を堆積し熱処理を施して流動させ表面を平坦化した後、能動素子が形成される島の表面が露出するまで行なうエッチングは、湿式エッチング、もしくはプラズマドライエッチングと湿式エッチングを組合せて行なうことを特徴とする請求項1記載の素子分離方法。
【請求項5】半導体基板、もしくは半導体薄膜表面の所定の領域に溝を形成して絶縁物で充填し、該溝以外の表面に形成する複数の能動素子を絶縁分離する素子分離方法において、溝を形成した後、化学気相堆積法(CVD法)によって二酸化珪素(SiO2)を溝の深さと同じ厚みになるように堆積した後、幅の広い溝内にのみ前記二酸化珪素を残存させるように、他の幅の狭い溝内の二酸化珪素を一旦除去し、二酸化珪素が除去された幅の狭い溝は、酸化性雰囲気で熱処理することにより二酸化珪素に変化する塗布ガラスで充填することを特徴とする素子分離方法。
【請求項6】請求項1ないし5に記載の素子分離方法を用いて形成された半導体集積回路。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体基板上に製造される高集積回路装置の素子分離方法に関する。
【0002】
【従来の技術】従来、半導体高集積回路(LSI)の素子分離法としては、Siを選択的に熱酸化するLOCOS(Local Oxidation of Silicon)法が主流となっている。それは、LOCOS法が簡便な製造工程で信頼性の高い素子分離を実現できることに基づいている。しかし、LOCOS法には素子分離領域の形成に寸法シフトを伴う本質的欠陥があり、回路を構成する素子を微細化し高集積化を図る上での弊害となりつつある。この問題を回避するための素子分離法として例えばSi基板に寸法制御性の良い異方性ドライエッチングを用いて溝を形成しその溝を絶縁物で充填して素子分離領域とする方法が種々提案されている。この溝型素子分離方式では寸法シフトがほとんどないため素子の高集積化に好適であるという大きな利点がある反面、信頼性の高い素子分離領域の形成が難しいという問題がある。その大きな理由は素子分離領域の幅が一定ではなくさまざまな幅の溝が存在することにある。
【0003】図1にメモリーLSIを例にとってその模式図を示した。メモリーLSIは、記憶素子が密集するメモリーセル領域とそれらを駆動するための周辺回路領域とで構成される。図中のA−B間の断面をやや拡大して下の図に示してある。Si基板1の表面に素子分離領域となる溝が形成された状態である。メモリーセル領域には最も幅の狭い溝からなる素子分離領域2が存在し、一方周辺回路領域にはやや幅の広い溝からなる素子分離領域3が存在している。さらにメモリーセル領域と周辺回路領域の間には溝の深さに対して極めて幅の広い溝からなる素子分離領域4が存在している。実際の回路レイアウトパターンにおいてはこれらの溝以外にも幅の異なる溝が存在しさらに複雑である。
【0004】図2は、半導体製造工程で最も一般的に用いられているCVD・SiO2 を充填材料として溝を充填する従来技術の問題点を示したものである。
【0005】Si基板201表面にリソグラフィーと異方性ドライエッチング技術を用いて深さ0.5μm の、幅の狭い溝202および幅の広い溝203を形成した後、厚さ20nm程度の熱酸化SiO2204を形成し、厚さ0.5μmのCVD・SiO2205を堆積する。この時幅の狭い溝内にはCVD・SiO2の段差被覆性の不完全さに起因して空洞206が生じる。また、幅の狭い溝の上部ではCVD・SiO2 が合わさるため表面はほぼ平坦となるが、幅の広い溝ではCVD・SiO2同志が合わさることがないため結果的に広い凹部が形成される。その凹部を例えばホトレジスト等の第一の有機物207で概ね充填し、さらに第二の有機物208を形成して表面を完全に平坦化する(a)。
【0006】CVD・SiO2 と第一および第二の有機物とのエッチング速度が同じになる条件で能動素子領域となるSi基板の島の表面が露出するまで全面エッチバックする(b)。
【0007】この時幅の狭い溝内に存在していた空洞の上端が表面に露出するためえぐれ209が生じる。このえぐれの発生は電極配線の短絡や断線の原因となりLSIの製造にとって極めて不都合である。このえぐれの発生を回避するため溝の開口部に傾斜をつける方法が提案され特開昭62−239543号公報や特開昭63−90151 号公報に述べられている。また、特開昭63−90149 号公報にはCVD・SiO2 を全面に堆積した後幅の狭い溝内のCVD・SiO2 だけを一旦除去し再び他の絶縁物で充填する方法が述べられている。
【0008】
【発明が解決しようとする課題】上記前者の従来技術(62−239543号,63−90151号)では溝の開口部に傾斜を設け空洞の発生を防止しているが、傾斜を設けること自体が素子分離領域の平面的面積を拡大することになり高集積化の弊害となる。
【0009】また一方、後者の従来技術(63−90149号)では、第一に有機物で表面の平坦化を図った後全面エッチングにより溝内にのみCVD・SiO2 を充填しているが、材料の異なるCVD・SiO2 と有機物とを同じ速度でエッチングするのは制御性が悪く実用性に欠ける難点がある。第二に幅の狭い溝を他の絶縁物で充填する方法として溝を熱酸化する方法やガラスを回転塗布する方法が提案されているが、熱酸化する方法は溝幅の変化を招くとともに結晶欠陥を誘起する原因となり、好ましくない。また従来の回転塗布ガラスでは著しい堆積収縮に起因して発生する応力が大きくガラス自身に亀裂が生じたり、結晶欠陥が発生する問題があった。
【0010】本発明の目的は、幅の狭い溝にえぐれを生じることなくまた幅の広い溝においても制御性良く絶縁物を充填し結晶欠陥を生じることのない溝型素子分離領域の形成方法を提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するために広い幅の溝を先に絶縁物で充填した後流動性を有する絶縁物で幅の狭い溝を充填した。流動性を有する絶縁物にはゲルマニウムなどの不純物を含有するSiO2 か、もしくは窒素を含有する回転塗布ガラスを用いた。
【0012】
【作用】広い幅の溝を先に絶縁物で充填してしまうことにより実質的に狭い幅の溝しか存在しない状態とすることができるので、そのあと流動性物質を全面に形成した場合自己整合的に表面の平坦化が可能となる。従って、能動素子領域の表面が露出するまで行なう全面エッチバックを有機物などの材料を用いることなく容易に達成することが出来る。また、流動性物質で狭い溝を充填することにより空洞の発生を防止し、または消滅させることができる。従ってえぐれを発生させること無く素子分離領域を形成できる。
【0013】
【実施例】実施例1本実施例では流動性物質としてボロン(B)とリン(P)を含有するSiO2(BPSG;Boro−Phospho Silicate Glass)を用いた場合の例について図3および図4により説明する。p型の(100)面方位を有するSi基板401の表面にリソグラフィー技術と異方性ドライエッチング技術を用いて深さ0.5μmの溝を形成した後、ドライエッチング時にSi基板表面に生じた損傷を取り除く洗浄を施した後、厚さ50nmの熱酸化SiO2 402を形成し、さらにCVD法により厚さ0.7μm のBPSG膜403を堆積した。BPSGの堆積は、有機材料を用いて620℃,130Paの条件で低圧CVD法により行った。BPSGの組成は、B23で15モル%,P25で3モル%,SiO2 で82モル%となるようにした。この状態で断面を走査型電子顕微鏡(SEM)により観察した結果、図に示したように幅の狭い溝内には空洞404が生じていた(図3a)。
【0014】つぎに850℃の窒素雰囲気中で20分間熱処理を施し流動させた。この段階でも同様にSEMによる断面観察を行ったところ、狭い溝内に生じていた空洞404は消滅していた。この状態で、表面に厚さ50nmのSiO2 405を低圧CVD法により堆積した。このSiO2 は次に形成する感光性有機材料との接着性を確保するために形成した(図3b)。
【0015】広い溝上にのみホトレジスト406のパターンを形成し、そのホトレジストをマスクとして異方性ドライエッチングにより、狭い溝上のBPSGだけをエッチングし、そのエッチング面が広い溝上のBPSG表面とほぼ同じ高さになる位置でエッチングを停止した。なお、異方性ドライエッチングには種々の方式があるが本実施例では一般的に用いられている平行平板型の電極を有するプラズマエッチング装置を用いた。この状態では、狭い溝が集合しているメモリーセル領域と広い溝の素子分離領域の境界領域にのみ溝407が存在していた(図3c)。
【0016】ホトレジスト406およびSiO2 をエッチング除去した後、厚さ1μmのBPSG408を再び同じ方法により堆積した(図4a)。
【0017】窒素雰囲気中で900℃,20分の熱処理を施し流動させた。SEMにより断面を観察した結果、いずれの領域においても表面は極めて良好な平坦性を示していた(図4b)。
【0018】HF/NH4F=1/20 混合液に浸漬して表面から全面エッチバックし能動素子が形成されるSiの島の表面が露出したところでエッチングを停止した(図4c)。
【0019】この湿式エッチングではBPSGと熱酸化膜とを同じエッチング速度でエッチングする必要がある。HF/NH4F 混合液ではそれを実現することが可能であり好都合である。HF/H2O 混合液では熱酸化膜に比べてBPSGのエッチング速度が大きいためにSiの島の表面に形成されている熱酸化膜をエッチングしている間に溝を埋めているBPSGがエッチングされてしまい形状不良となって素子分離特性が劣化する。
【0020】本実施例では、溝の充填材料にBPSGを用いることにより流動させることが可能で狭い溝にえぐれを発生させること無く広い溝も同時に埋めることが可能である。また、BPSGを2回堆積することにより表面の平坦化を達成しているので、全面エッチバックをBPSG単一材料のエッチングだけで達成することができるので簡便性,制御性を大きく向上させることができる。さらにBPSGは窒化性雰囲気で熱処理することにより、膜自身を窒化膜に容易に変換できる特長を持っており、溝に充填した後の工程で薬品に曝されることによって生じる膜減りを極端に低減することが可能となる効果がある。なお、本実施例ではBPSGを用いた例について説明したが、GeBSG,GePSG,GeBPSGなどであっても全く同様の効果を得ることができる。
【0021】実施例2本実施例では流動性物質としてSOG(回転塗布ガラス)を用いた例について図5乃至図7により説明する。
【0022】Si基板501の表面に厚さ100nm程度の熱酸化膜502を形成した後、能動素子が形成される所定の領域にホトレジスト503のパターンを形成した(図5a)。
【0023】ホトレジスト503をマスクとして異方性ドライエッチングにより熱酸化膜502をエッチング除去した後、マスクとして用いたホトレジストを除去し、熱酸化膜502をマスクとしてSi基板表面に深さ0.5μm の溝を形成した(図5b)。
【0024】ドライエッチングで生じた表面の汚染や損傷を取り除く処理を施した後、マスクとして用いた熱酸化膜502を湿式エッチングにより全て除去した。その後、厚さ10nmの熱酸化膜504を全面に形成し、さらにCVD法により厚さ10nmのSi窒化膜505を堆積した(図5c)。
【0025】つぎにモノシラン(SiH4)と一酸化二窒素(N2O)を原料ガスとする低圧CVD法により、厚さ0.6μmのCVD・SiO2506を堆積した。条件は800℃,130Paとした。この状態では狭い溝の内部に空洞507が生じていた。つぎに広い溝の領域にホトレジスト508のパターンを形成した(図6a)。
【0026】ホトレジスト508をマスクとし、HF/H2O 希釈液を用いてCVD・SiO2506をエッチングした。この時狭い溝内にCVD・SiO2 が残存しないようにした(図6b)。
【0027】つぎにホトレジスト508を除去し、さらに露出しているSi窒化膜505をエッチング除去した(図6c)。
【0028】つぎにSi,N(窒素),C(炭素)を少なくとも含有する低応力SOG509を溝が埋まるように形成した。その後、800℃の酸素雰囲気中で20分間熱処理した(図7a)。
【0029】この低応力SOGは、酸化性雰囲気で熱処理した場合はSiO2 になり、窒素雰囲気中で熱処理した場合はSi34になる性質を有している。そして、SiO2の場合には発生する応力が極めて小さく、厚く形成しても自身が割れる問題は発生しないが、Si34の場合には発生する応力が大きく自身が割れてしまうため0.2μm 以上に厚く形成するのは困難である。本実施例では前述のように酸素雰囲気中で熱処理した。このような性質を有するSOGとしては、例えば東京応化社製のSOG Type8 を用いることができる。他のSOGでは厚く形成することができなかったり、あるいは厚く形成できても耐薬品性に乏しく、例えばHF/H2O 希釈液に対してほとんど瞬時にエッチングされて消滅してしまうという問題があった。本実施例では800℃の酸素雰囲気中で熱処理したが、この処理を行うことにより耐薬品性は大きく向上し、CVD・SiO2 と同等の遅いエッチング速度を示した。
【0030】つぎに能動素子が形成されるSiの島の表面を露出するため、HF/NH4F緩衝エッチング液により表面の熱酸化膜504を除去した(図7b)。
【0031】再び、厚さ6nmの熱酸化膜510を形成し、さらに多結晶Siからなる電極配線511を形成してMOS構造とした(図7c)。
【0032】本実施例では幅の狭い溝を低応力SOGで充填しているので空洞やえぐれの発生を防止できると同時にSOG自身が割れたりSi基板に結晶欠陥を誘起する問題を回避できる効果がある。また、凸部すなわち能動素子が形成されるSiの島の上にはSOGがほとんど形成されないので、全面エッチバックが不要となり極めて容易に溝内にのみ絶縁物を充填できる利点がある。また、狭い溝領域のCVDSiO2 を除去した段階でSi窒化膜を除去しているので、素子分離領域の形成が終了した後の種々の工程でSiの島の周囲にSi窒化膜が露出することが無くゲート電極等のエッチング残りが生じる問題も回避できる効果がある。
【0033】実施例3実施例2では狭い溝領域のCVD・SiO2 の除去を湿式エッチングだけを用いて行ったが、本実施例ではドライエッチングと湿式エッチングの組み合わせで行う例について図8により説明する。
【0034】実施例2の図6aと同じく幅の広い溝上にのみホトレジスト508のパターンを形成した後、異方性ドライエッチングによりCVD・SiO2 507を100nm程度残るようにエッチングした(図8a)。
【0035】つぎに、HF/H2O希釈液を用いて狭い溝領域のCVD・SiO2 を全てエッチングした(図8b)。
【0036】さらに表面に露出したSi窒化膜505を湿式エッチングにより選択的に除去した(図8c)。以下実施例2と同じ工程を経て、低応力SOGの溝への充填を行った。
【0037】本実施例ではCVD・SiO2 のエッチングを実質的に異方性ドライエッチングで行っているためエッチング側壁面をほぼ垂直にすることができ、後のSOGの充填を実施例2に比べてより容易にできる効果がある。
【0038】実施例4本実施例ではMOS型トランジスタの製造例について図9により説明する。
【0039】同図aはLSIにおいてしばしば遭遇する回路パターンの一部を示す平面図の一例である。トランジスタが形成される能動素子領域601,602,603,604とそれらを分離するための素子分離領域605が隣接し、MOSトランジスタのゲートとなる電極配線606および607が形成された状態を示している。
【0040】同図bは、同図aのC−Dで示した部分(電極配線と平行な方向)の断面である。Si基板608表面に形成した溝を、実施例1で説明した方法により絶縁物609で充填した後、能動素子領域の表面を一旦露出させ、熱酸化法により厚さ10nmの酸化膜を形成してトランジスタの閾値電圧調整用のイオン打ち込みを行なってその酸化膜を除去した後、再び熱酸化法により厚さ8nmのゲート絶縁膜610を形成し、さらにCVD法により厚さ0.2μm の多結晶Siを堆積してリソグラフィと異方性ドライエッチングによりパターニングして電極配線607とした。
【0041】同図cは、同図aのE−Fで示した部分(電極配線と垂直な方向)の断面である。電極配線607を形成した後イオン打込み法によりSi基板にAs(ヒ素)を導入しソース611およびドレイン612を形成してMOSトランジスタを構成した。なお、本実施例で作成したMOSトランジスタでは閾値電圧が複数のトランジスタ間で異なる現象が見られたが、溝を形成した後、溝の側壁部にイオン打込み法によりSi基板と同じ導電型となる不純物を導入し側壁表面での導電型の反転を防止することによりその現象を回避することが可能であった。またソース,ドレインの接合リークやゲート絶縁膜の耐圧などの電気的特性に関しても異常はなく、良好な特性を示していた。さらに従来、問題であった充填材料の形状不良に基づく電極配線同志の短絡不良も全く発生しなかった。本実施例では、溝の充填を実施例1に基づいて行なった場合について述べたが、実施例2の方法を用いても同じ結果を得ることができる。
【0042】本実施例によれば、溝に絶縁物を充填して素子分離領域を形成することにより、極めて微細な領域にも能動素子を形成できる効果がある。特に素子分離特性は従来の選択酸化法で形成した場合に比べて大きく向上できる効果がある。
【0043】また、以上述べた一連の実施例ではSi基板表面に素子分離領域を形成する場合について述べたが、SOI(Si On Insulater)構造のように絶縁膜上に半導体が位置する場合であっても同様の効果を得ることができる。
【0044】
【発明の効果】本発明によれば、幅の狭い溝からなる素子分離領域にえぐれを生じることなく、また幅の広い素子分離領域においても制御性良く絶縁物を充填することが可能で、寸法制御性に優れた、結晶欠陥の生じない微細な素子分離領域を形成することができるのでLSIの集積度向上に効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013