米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−89862
公開日 平成6年(1994)3月29日
出願番号 特願平4−239391
出願日 平成4年(1992)9月8日
代理人 【弁理士】
【氏名又は名称】薄田 利幸
発明者 吉沢 巳佳 / 平岩 篤 / 小林 孝 / 由上 二郎 / 清水 博文 / 小池 淳義 / 鈴木 範夫 / 加藤 久幸 / 中村 均 / 川村 剛 / 金光 賢司
要約 目的
ドープトシリコン膜をゲート電極としたMOSトランジスタのゲート絶縁膜の欠陥密度を減少させた半導体装置の製造方法を提供すること。

構成
ゲート酸化膜103上に、460℃から500℃の範囲の温度又は540℃から700℃の範囲の温度でドープトシリコン膜104を形成し、ドープトシリコン膜を650℃から1100℃の範囲の温度で熱処理するか、500℃を越え、540℃未満の範囲の温度でドープトシリコン膜104を形成し、ドープトシリコン膜を650℃から900℃の範囲の温度で熱処理する。このドープトシリコン膜をゲート電極とする。
特許請求の範囲
【請求項1】半導体基板上に絶縁膜を形成し、該絶縁膜上に、460℃から500℃の範囲の温度で不純物をドーピングしながらシリコンを堆積してドープトシリコン膜を形成し、該ドープトシリコン膜を650℃から1100℃の範囲の温度で熱処理する工程を有し、上記ドープトシリコン膜をゲート電極として構成することを特徴とする半導体装置の製造方法。
【請求項2】半導体基板上に絶縁膜を形成し、該絶縁膜上に、540℃から700℃の範囲の温度で不純物をドーピングしながらシリコンを堆積してドープトシリコン膜を形成し、該ドープトシリコン膜を650℃から1100℃の範囲の温度で熱処理する工程を有し、上記ドープトシリコン膜をゲート電極として構成することを特徴とする半導体装置の製造方法。
【請求項3】半導体基板上に絶縁膜を形成し、該絶縁膜上に、500℃を越え、540℃未満の範囲の温度で不純物をドーピングしながらシリコンを堆積してドープトシリコン膜を形成し、該ドープトシリコン膜を650℃から900℃の範囲の温度で熱処理する工程を有し、上記ドープトシリコン膜をゲート電極として構成することを特徴とする半導体装置の製造方法。
【請求項4】請求項3記載の半導体装置の製造方法において、上記熱処理の後に、さらに上記熱処理温度を越え、1100℃以下の範囲の温度で熱処理することを特徴とする半導体装置の製造方法。
【請求項5】半導体基板上に絶縁膜を形成する第1の工程、該絶縁膜上に不純物をドーピングしながらシリコンを堆積して20nmから150nmの厚みのドープトシリコン膜を形成する第2の工程、該ドープトシリコン膜を650℃から1100℃の範囲の温度で熱処理する第3の工程及び上記ドープトシリコン膜上に不純物をドーピングしながらシリコンを堆積してさらにドープトシリコン膜を形成する第4の工程を有し、上記ドープトシリコン膜をゲート電極として構成することを特徴とする半導体装置の製造方法。
【請求項6】請求項5記載の半導体装置の製造方法において、上記第2の工程と第4の工程で形成したドープトシリコン膜の合計の厚みは120nmから600nmの範囲であることを特徴とする半導体装置の製造方法。
【請求項7】請求項5又は6記載の半導体装置の製造方法において、上記第2の工程と第4の工程は、いずれも500℃を越え、540℃未満の範囲の温度で行なうことを特徴とする半導体装置の製造方法。
【請求項8】半導体基板上に絶縁膜を形成し、該絶縁膜上に不純物をドーピングしながらシリコンを堆積してドープトシリコン膜を形成し、該ドープトシリコン膜上に窒化シリコン膜又は酸化シリコン膜若しくはこれらの積層膜を形成し、上記ドープトシリコン膜を熱処理する工程を有し、上記ドープトシリコン膜をゲート電極として構成することを特徴とする半導体装置の製造方法。
【請求項9】請求項8記載の半導体装置の製造方法において、上記ドープトシリコン膜の形成は、500℃を越え、540℃未満の範囲の温度で行なうことを特徴とする半導体装置の製造方法。
【請求項10】請求項8又は9記載の半導体装置の製造方法において、上記窒化シリコン膜又は酸化シリコン膜若しくはこれらの積層膜の形成は、650℃から850℃の範囲の温度で行なうことを特徴とする半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、MOS(絶縁ゲート型)トランジスタを有する半導体装置の製造方法に関する。
【0002】
【従来の技術】DRAM(ダイナミック ランダム アクセス メモリー)等を構成するMOSトランジスタ素子のゲート電極には、減圧CVD(化学気相成長)法により形成した多結晶シリコン膜を用いている。減圧CVD法は、膜形成が簡便であり、量産に適している。
【0003】しかし、上記した多結晶シリコン膜を用いると、多結晶シリコン膜の低抵抗化を図るために、不純物の熱拡散やイオン打ち込み処理等を必要とし、製造工程が複雑である。そこで、不純物の熱拡散やイオン打ち込み処理が不要であるために製造工程が簡略化できること、また、多結晶シリコンよりも膜の導電性が高いこと等のために、不純物をドーピングしながら形成したシリコン膜、すなわち、ドープトシリコン膜をゲート電極材料として用いることが提案されている(特開平1−149420号)。
【0004】
【発明が解決しようとする課題】上記のゲート絶縁膜の上に設けられたドープトシリコン膜のゲート電極は、多結晶シリコン膜のゲート電極よりも、下地ゲート絶縁膜の単位面積当りの欠陥密度が大きく、MOSトランジスタの製造歩留まりが低いという問題があった。
【0005】本発明の目的は、ドープトシリコン膜をゲート電極としたMOSトランジスタのゲート絶縁膜の欠陥密度を減少させた半導体装置の製造方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成し、絶縁膜上に、460℃から500℃の範囲の温度又は540℃から700℃の範囲の温度で不純物をドーピングしながらシリコンを堆積してドープトシリコン膜を形成し、ドープトシリコン膜を650℃から1100℃の範囲の温度で熱処理する工程を有し、このドープトシリコン膜をゲート電極とするものである。上記のシリコンを堆積する温度範囲は、460℃から470℃の範囲又は560℃から700℃の範囲とすることがより好ましい。
【0007】さらに、本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成し、絶縁膜上に、500℃を越え、540℃未満の範囲の温度で不純物をドーピングしながらシリコンを堆積してドープトシリコン膜を形成し、ドープトシリコン膜を650℃から900℃の範囲の温度で熱処理する工程を有し、このドープトシリコン膜をゲート電極とするものである。この場合、上記熱処理の後に、さらにその熱処理温度を越え、かつ、1100℃以下の範囲の温度で熱処理することもできる。
【0008】さらにまた、本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成し、絶縁膜上に不純物をドーピングしながらシリコンを堆積して20nmから150nmの厚みのドープトシリコン膜を形成し、ドープトシリコン膜を650℃から1100℃の範囲の温度で熱処理し、ドープトシリコン膜上に不純物をドーピングしながらシリコンを堆積してさらにドープトシリコン膜を形成する工程を有し、このドープトシリコン膜をゲート電極とするものである。2回のドープトシリコン膜の形成で得られた膜の合計の厚みは120nmから600nmの範囲とすることが好ましい。またこの場合、ドープトシリコン膜の形成は、いずれも500℃を越え、540℃未満の範囲の温度で行なうことが好ましい。
【0009】さらにまた、本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成し、絶縁膜上に不純物をドーピングしながらシリコンを堆積してドープトシリコン膜を形成し、ドープトシリコン膜上に窒化シリコン膜又は酸化シリコン膜若しくはこれらの積層膜を形成し、ドープトシリコン膜を熱処理する工程を有し、このドープトシリコン膜をゲート電極とするものである。この場合、ドープトシリコン膜の形成は、500℃を越え、540℃未満の範囲の温度で行なうことが好ましい。また、窒化シリコン膜又は酸化シリコン膜若しくはこれらの積層膜の形成は、650℃から850℃の範囲の温度で行なうことが好ましい。
【0010】これらのドープトシリコン膜の形成は、温度460〜560℃での堆積にはジシランとホスフィンを、温度560〜700℃での堆積にはモノシランとホスフィンを用いて行なうことができる。ジシランに対するホスフィンの流量比は、1×10~5から5×10~2の範囲とすることが好ましい。
【0011】
【作用】ドープトシリコン膜形成温度を460℃から500℃の範囲又は540℃から700℃の範囲とし、膜形成後の熱処理温度を650℃から1100℃の範囲とするか、ドープトシリコン膜形成温度を500℃を越え、540℃未満の範囲とし、膜形成後の熱処理温度を650℃から900℃の範囲とすると下地ゲート絶縁膜の欠陥密度は増大しない。堆積温度が460℃未満の場合には膜の成長速度が小さく、700℃を越えるとシリコン膜の均一性及び表面の平坦性が悪くなってしまうため実用的でない。
【0012】また、ドープトシリコン膜を20nm以上150nmの膜厚で形成し、その後650℃以上1100℃以下の温度範囲で熱処理を行なった後、さらにドープトシリコン膜を形成すると、二回目の堆積膜厚が厚くても欠陥密度の増大は見られない。
【0013】さらに、ドープトシリコン膜を形成した後、同膜上にシリコン窒化膜又は酸化膜若しくはこれらの積層膜を堆積すると、上記したような下地ゲート絶縁膜の欠陥密度の増大は起こらない。
【0014】これらの方法は、ドープトシリコン膜が結晶化するときに発生する応力がゲート酸化膜の塑性変形に及ぼす影響を緩和し、そのため下地ゲート絶縁膜の欠陥密度が増大しないものと思われる。
【0015】
【実施例】〈実施例1〉以下、本発明の第1の実施例を図1〜図3を用いて説明する。図1は、本発明の第1の実施例のMOSキャパシタの製造工程を示す断面模式図である。先ず、比抵抗10Ω・cmを有し、表面が(100)面から4°傾斜しているP型シリコン基板101の上に、素子分離酸化膜102を選択的な熱酸化により形成する。次に、水蒸気雰囲気中で熱酸化を行ない、酸化膜厚20nmのゲート酸化膜103を形成する(図1(a))。その後、CVD法によりリン(P)をドーピングしながら全面にシリコン膜を堆積する。ドーピング量は1×1020cm~3、堆積温度は460℃〜700℃である。温度460〜560℃での堆積にはジシランとホスフィンを、温度560〜700℃での堆積にはモノシランとホスフィンを用いた。ジシランの流量は150sccm、ホスフィンの流量は2.5sccm、圧力は70Paとした。また、堆積膜厚は、250nmである。
【0016】その後、100%窒素雰囲気中において1000℃で熱処理を行なう。このドープトシリコン膜104上にレジスト105を塗布し(図1(b))、パターニングした後(図1(c))、このレジスト105をマスクとしてドープトシリコン膜をパターニングする。その後、レジスト105を除去して、この膜をゲート電極106とする。次に100%水素雰囲気中で熱処理を行なう(図1(d))。以下、保護膜、配線等を形成し、半導体装置を完成する。
【0017】この試料を用いて、ゲート酸化膜の欠陥密度の評価を行なった。ここで、欠陥密度は以下のように求めた。まず、ゲート面積Sが0.0182cm2であるキャパシタを用いて電流−電圧測定を行ない、ゲート酸化膜103中を流れる電流密度が10mA/cm2のときに酸化膜に印加される電圧の最頻値の80%以下を不良とした。この時の不良率をFとして、以下の式1を用いて、欠陥密度Dを計算した。
【0018】
D=−{ln(1−F)}/S (式1)
上記方法により求めた、欠陥密度とドープトシリコン堆積温度との関係を図2に示す。同図より、堆積温度が500を越え、540℃未満のときに欠陥密度が増加することが分かった。従って、460〜500℃又は540〜700℃の温度範囲で堆積すれば欠陥密度は低く抑えられることが分かった。
【0019】また、ゲート酸化膜に流れる電流密度を変化させて欠陥密度の変化を見た。この結果を図3に示す。図における従来法は堆積温度525℃で堆積したもの、本発明のAは475℃で堆積したもの、Bは550℃で堆積したものである。これによると、電流密度が10mA/cm2で欠陥密度は10個/cm2以下に抑えられることが分かった。
【0020】〈実施例2〉以下、本発明の第2の実施例を図1、図4を用いて説明する。先ず、図1に示すように、比抵抗10Ω・cmを有し、表面が(100)面から4°傾斜しているP型シリコン基板101上に、素子分離酸化膜102を選択的な熱酸化により形成する。次に、水蒸気雰囲気中において熱酸化法により酸化膜厚20nmのゲート酸化膜103を形成する(図1(a))。
【0021】その後、ドープトシリコン膜104を全面に堆積する。この時用いた反応ガスはジシランとホスフィンで、堆積温度は525℃、その他の条件は実施例1と同じである。また、堆積膜厚は250nmである。その後、100%窒素雰囲気中で650〜1100℃で熱処理を行なう。ここで、1100℃を越える高温で熱処理を行なうと、下地酸化膜が軟化してしまうためにゲート酸化膜の絶縁性が劣化してしまい、650℃未満の熱処理ではゲート電極が十分な導電性を持つことできないため実用的でない。次に、上記ドープトシリコン膜104上にレジスト105を塗布し(図1(b))、パターニングした後(図1(c))、このレジスト105をマスクとしてドープトシリコン膜をパターニングする。その後、レジスト105を除去して、この膜をゲート電極106とし、以下実施例1と同様にして試料を完成する(図1(d))。
【0022】この試料を用いて、ゲート酸化膜の欠陥密度の評価を行なった。この時の、熱処理温度と欠陥密度との関係を図4に実線で示す。同図より、900℃以下の温度で熱処理を行なった場合には、欠陥密度の増大が抑えられることが分かった。これは、ドープトシリコン膜が結晶化するときに発生する応力がもとで発生すると考えられる下地熱酸化膜の塑性変形が低温ほど起こり難いためであると考えられる。
【0023】また、一回目の熱処理を650〜1000℃、二回目の熱処理を1000℃で行なった試料の欠陥密度を図4に点線で示す。図の横軸は一回目の熱処理温度である。上記したような熱処理を行なった後に、さらに1000℃で熱処理を行なった場合にも欠陥密度は増大しない。なお、二回目の熱処理を900〜1100℃の範囲で行なった場合にも、上記効果と同様の効果が得られる。
【0024】さらに、熱処理する際に挿入時又は挿入直後の熱処理温度を900℃以下として10分間保てば、その後900〜1100℃に昇温して熱処理を行なっても欠陥密度の増大は抑えれる。
【0025】〈実施例3〉以下、本発明の第3の実施例を図1、図5を用いて説明する。先ず、図1に示すように、比抵抗10Ω・cmを有し、表面が(100)面から4°傾斜しているP型シリコン基板101上に、素子分離酸化膜102を選択的な熱酸化により形成する。次に、水蒸気雰囲気中において熱酸化法により酸化膜厚20nmのゲート酸化膜103を形成する(図1(a))。
【0026】その後、ドープトシリコン膜を堆積する。この時の堆積温度は525℃である。また、堆積膜厚は100nmである。ここで、堆積膜厚を100nmに設定したのは、堆積膜厚が20〜150nmの範囲においては、下地ゲート酸化膜の欠陥密度の増大が少なかったためである。これは、後に説明する図5の従来例の値から明らかである。
【0027】その後、100%窒素雰囲気中で1000℃の熱処理を行なった。次に、さらにドープトシリコン膜104をPをドーピングしながら20〜500nm堆積する。この時用いた反応ガスはジシランとホスフィンで、堆積温度は525℃、その他の条件は実施例1と同じである。その後、100%窒素雰囲気中で1000℃の熱処理を行なう。上記したように、2回に分けて堆積を行なったドープトシリコン膜104上にレジスト105を塗布し(図1(b))、パターニングした後(図1(c))、このレジスト105をマスクとしてドープトシリコン膜104をパターニングする。その後、レジスト105を除去して、この膜をゲート電極106とし、以下実施例1と同様にして試料を完成する(図1(d))。
【0028】この試料を用いて、ゲート酸化膜の欠陥密度の評価を行なった。この結果を図5に示す。同図の横軸は電極膜厚であり、2回の堆積の合計の膜厚である。同図より2回に分けて堆積した試料においては、欠陥密度の増大は見られなかった。これは、一回目に堆積した膜の応力が1000℃のアニールにより緩和され、二回目に堆積した膜の応力の緩衝層として働くためであると考えられる。
【0029】なお、一回目の堆積後の熱処理温度を650〜1100℃の範囲内で行なえば、上記した効果が得られることを確認した。
【0030】〈実施例4〉以下、本発明の第4の実施例を図1、図6を用いて説明する。先ず、比抵抗10Ω・cmを有し、表面が(100)面から4°傾斜しているP型シリコン基板101上に、素子分離酸化膜102を選択的な熱酸化により形成する。次に、水蒸気雰囲気中において熱酸化法により酸化膜厚20nmのゲート酸化膜103を形成する(図1(a))。
【0031】その後、ドープトシリコン膜104を堆積する。この時用いた反応ガスは、ジシランとホスフィンで、堆積温度は、525℃であり、その他の条件は実施例1と同じである。また、堆積膜厚は、250nmである。次いで、堆積温度700℃で窒化シリコン膜(図示せず)を形成する。その後、100%窒素雰囲気中で1000℃で熱処理を行なう。その後、同窒化シリコン膜をドライエッチング法により除去する。その後、ドープトシリコン膜104上にレジスト105を塗布し(図1(b))、ついでパターニングした後(図1(c))、このレジストをマスクとしてドープトシリコン膜をパターニングする。その後、レジストを除去して、この膜をゲート電極106とし、以下実施例1と同様にして試料を完成する(図1(d))。
【0032】この試料を用いて、ゲート酸化膜の欠陥密度の評価を行なった。この時の、熱処理温度と欠陥密度との関係を図6に示す。同図より、窒化シリコン膜堆積後に1000℃の熱処理を行なっても、欠陥密度は減少した。これは、シリコン膜形成後に、窒化シリコン膜を形成した段階の700℃の堆積温度によりシリコン膜中の応力の発生が緩和されたためであると考えられる。また、窒化シリコン膜の堆積温度が650℃以上で850℃以下の場合には、いずれの温度においても上記の同様の効果が得られた。
【0033】また、窒化シリコン膜を全部除去せずに、電極の導通がとれるように一部分を除去した場合にも、上記と同様の効果が得られた。また、窒化シリコン膜の代わりに、750℃で酸化シリコン膜及び窒化シリコン膜と酸化シリコン膜の積層膜を形成した場合にも同様の効果が得られた。さらにこれらの膜のときも、650℃以上で850℃以下の場合で同じ効果が得られた。
【0034】
【発明の効果】以上詳細に説明したように、本発明によれば、シリコン膜の堆積温度又は堆積後の熱処理を最適化するか、ゲート酸化膜上に最初に堆積する膜厚を150nm以下にするか、シリコン膜堆積後に窒化シリコン膜又は酸化シリコン膜若しくはこれらの積層膜を堆積した後熱処理を行なうことにより、ゲート酸化膜の欠陥密度を低減することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013