米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 サンプリング方法及びサンプリング・システム
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−85670
公開日 平成6年(1994)3月25日
出願番号 特願平4−236158
出願日 平成4年(1992)9月3日
代理人 【弁理士】
【氏名又は名称】薄田 利幸
発明者 中村 勝史 / 堀田 正生 / 松浦 達治
要約 目的
複数の信号経路間に存在するバラつきによりインタ−リ−ブ動作したときに発生する歪とパタ−ン雑音を低減するサンプリング・システムを提供する。

構成
アナログ入力端子4から入力される入力信号を、複数のサンプル・ホ−ルド回路(1a、1b)にてイタ−リ−ブ動作させて標本化し、上記標本化結果を移動平均する。すなわち信号処理器(8a、8b)、信号遅延器(2a、2b)に加えて信号経路に存在する複数のサンプル・ホ−ルド回路の段数分まで遅延させ、標本化結果と各遅延器出力をそれぞれ加算器(3a、3b)で加算した結果を出力端子6に出力する。
特許請求の範囲
【請求項1】刻々変化する入力信号の瞬時値を抜き出し標本化するサンプリング・システムにおいて、前記入力信号を複数の信号経路を介して順次方式でサンプリングし、前記各信号経路のサンプリング出力を移動平均して出力する、ことを特徴とするサンプリング方法。
【請求項2】刻々変化する入力信号の瞬時値を抜き出し標本化するサンプリング・システムにおいて、前記入力信号を複数の信号経路を介して順次方式でサンプリングし、前記各信号経路のサンプリング出力を信号処理し、前記信号処理の結果を移動平均して出力する、ことを特徴とするサンプリング方法。
【請求項3】刻々変化する入力信号の瞬時値を抜き出し標本化するサンプリング・システムにおいて、前記入力信号を複数の信号経路を介して順次方式でサンプリングし、前記各信号経路のサンプリング出力を移動平均し、前記移動平均の結果を信号処理して出力する、ことを特徴とするサンプリング方法。
【請求項4】前記順次方式のサンプリング方法として、前記各信号経路によるサンプリングの瞬間がそれぞれ一定の期間ずつ順番に遅延され、全信号経路のサンプリングの終了後もとの信号経路に戻り再びサンプリングを繰り返すことを特徴とする請求項1〜3のいずれかに記載のサンプリング方法。
【請求項5】刻々変化する入力信号の瞬時値を抜き出し標本化するサンプリング・システムにおいて、各々サンプル・ホールド回路を含み、前記入力信号を順次方式でサンプリングする複数の信号経路と、前記各信号経路のサンプリング出力を移動平均して出力する手段、とを備えたことを特徴とするサンプリング・システム。
【請求項6】刻々変化する入力信号の瞬時値を抜き出し標本化するサンプリング・システムにおいて、各々サンプル・ホールド回路を含み、前記入力信号を順次方式でサンプリングする複数の信号経路と、前記各信号経路において前記サンプリング出力を信号処理する手段と、前記信号処理の結果を移動平均して出力する手段、とを備えたこと特徴とするサンプリング・システム。
【請求項7】刻々変化する入力信号の瞬時値を抜き出し標本化するサンプリング・システムにおいて、各々サンプル・ホールド回路を含み、前記入力信号を順次方式でサンプリングする複数の信号経路と、前記信号経路において前記サンプリング出力を移動平均して出力する手段と、前記移動平均出力を信号処理して出力する手段、とを備えたことを特徴とするサンプリング・システム。
【請求項8】前記移動平均して出力する手段として、前記複数の信号経路に存在する信号を前記サンプル・ホ−ルド回路の段数分まで遅延させる信号遅延器と、前記サンプリング出力と前記各遅延出力を加算する加算器とを備えた、ことを特徴とする請求項5〜7のいずれかに記載のサンプリング・システム。
【請求項9】刻々変化する入力信号の瞬時値を抜き出し標本化するサンプリング・システムにおいて、クロックφ1〜φnを用いたイターリーブ動作により前記入力信号を標本化するサンプル・ホ−ルド回路を各々含む複数の信号経路と、前記標本化の結果を前記複数のサンプル・ホ−ルド回路の段数分まで順次遅延させるために、前記段数に応じて前記各信号経路に設けられ前記クロックφ1〜φnで動作する信号遅延器と、前記動作クロックφ1〜φnが一致する前記標本化結果及び前記信号遅延器出力を各々加算する複数の加算器、とを備えたことを特徴とするサンプリング・システム。
【請求項10】前記各信号経路上でかつ前記サンプル・ホールド回路と前記加算器との間に信号処理器を設けたことを特徴とする請求項9記載のサンプリング・システム。
【請求項11】前記信号処理器がAD変換器であることを特徴とする請求項10記載のAD変換器。
【請求項12】前記信号処理器がフィルタであることを特徴とする請求項10記載のフィルタ。
【請求項13】刻々変化する入力信号の瞬時値を抜き出し標本化するサンプリング・システムにおいて、イターリーブ動作により前記入力信号を標本化するサンプル・ホ−ルド回路を各々含む複数の信号経路と、前記標本化の結果を前記複数のサンプル・ホ−ルド回路の段数分まで順次遅延させるために、前記段数に応じて前記各信号経路に設けられた信号遅延器と、前記標本化結果及び前記信号遅延器出力に各々重みづけをして加算する複数の加算器、とを備えたことを特徴とするサンプリング・システム。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明はサンプリング・システムに係り、特に、サンプリング機能を持つサンプル・ホ−ルド回路、AD変換器、スイッチド・キャパシタ フィルタなどに用いることが可能なサンプリング・システムに関する。
【0002】
【従来の技術】一般のサンプリング方式としては、単一のサンプル・ホ−ルド回路のみで行う。しかし、この場合、サンプリングの動作速度がサンプル・ホ−ルド回路により制限されてしまう。
【0003】単一のサンプル・ホ−ルド回路で可能な動作速度以上の速度を図れる一つの方法としては、図11に示すようなインタ−リ−ブ方式が考えられる。ここでは、複数のサンプル・ホ−ルド回路(16a〜16e)をクロック遅延器(17a〜17d)を介して並列にならべ、入力端子15から入力されるアナログ入力信号をインタ−リ−ブ動作で標本化し、各信号経路で保持された信号は、セレクタ18を経て出力端子19に出力される。
【0004】上記インタ−リ−ブ方式によるサンプリング出力は、多重経路間に存在する総体的なバラつきから発生する歪とパタ−ン雑音を含んでいる。例えば図12に示すように、2つの信号経路間の利得のバラつき(利得1、利得2)のため、実線で示すような直線入力に対しサンプリング出力v1、v2…vnが黒丸で示すように変動する。あるいはまた、図13に示すように、サンプル時に起きるアパ−チャ時間のバラつきδt1、δt2…のため、実線で示すような直線入力に対しサンプリング出力v1、v2…vnが黒丸で示すように変動する。これにより、各信号経路のサンプル・ホ−ルド回路が持つサンプリング周波数と全体のサンプリング周波数までの高調波を対称にサイドバンドができる。また、図14に示すように、信号経路間の総体的なオフセット誤差(オフセット1、オフセット2)によってもサンプリング出力v1、v2…vnにバラつきを生じ、各信号経路のサンプル・ホ−ルド回路が持つサンプリング周波数と全体のサンプリング周波数までの高調波にパタ−ン雑音が発生する。
【0005】上記信号経路に存在するアパ−チャ時間のバラつきの対策としては、二段サンプリング方式(英名では 2-rank sampling)が知られており、その詳細については、K. Poulton, et al., A 1-GHz 6-bit ADC System, IEEE J. Solid-State Circuits, vol. 22, No. 6, pp. 962-970, Dec. 1987に述べられている。前記例では、AD変換器の高速化を図るためにAD変換経路を多重化しインタ−リ−ブ動作させている。図15に上記二段サンプリング方式の簡単な構成例を表す。事前に行うサンプリングでは多重信号経路共通の単一サンプル・ホ−ルド回路20を入力端子15に接続し、刻々変化する入力信号の瞬間値を一時抜き出す。一定時間保持された前記信号を更に次段の多重サンプル・ホ−ルド回路(16a〜16e、17a〜17d)でインタ−リ−ブ動作し再度サンプルし、セレクタ18を介して出力端子19に出力する。以上説明した如く、二段サンプリング方式は多重サンプリングされる信号が全信号経路共通のサンプル・ホ−ルド回路により一時標本化され一定保持されているため、多重経路間のアパ−チャ誤差から発生する歪を大幅に低下できる。
【0006】一般的には、インタ−リ−ブ動作を用いる多重構成は、(1)現在の加工技術を用いて要求される動作速度の達成が不可能の場合か、(2)多重構成により各信号経路の動作速度を低減することによって得られる全体の低電力化が図れる場合、に採用するのが望ましい。しかし、二段サンプリング方式では、一段目のサンプル・ホ−ルド回路が全体の速度で動作しなければならないため、(1)の用途には不向きである。それに、多重構成によって低電力化が図れても一段目の高速サンプル・ホ−ルド回路で実質の電力を取られてしまうため、(2)の用途にも適さない。また、多重経路間のアパ−チャ誤差を押さえるのは可能だが、多重経路間の総体的な利得誤差から発生する歪やオフセット誤差から出るパタ−ン雑音の問題は解決できない。
【0007】
【発明が解決しようとする課題】上記従来技術のうちの第二者、すなわち、インタ−リ−ブ方式を設けた多重経路式サンプリング・システムは、高速化または低電力化に適しているが、多重経路間に存在する総体的なバラつきにより歪並びパタ−ン雑音が発生する為、高精度を達成するのは比較的難しい。
【0008】上記従来技術のうちの第三者、すなわち、二段サンプリング方式による多重構成は、信号経路間のアパ−チャ誤差から発生する歪は低減できるが、ゲイン誤差並びオフセット誤差の影響は改善されず、また、一段目に高速サンプル・ホ−ルド回路が必要されるため、比較的消費電力がかかる。また、二段サンプリング方式では一段目のサンプル・ホ−ルド回路により動作速度が制限されるため、現在の加工技術で得られる動作速度以上の速度は多重構成によっても達成できない。
【0009】本発明の目的とするところは、従来の技術における上述の問題を解消し、二段サンプリング方式に比較して回路規模は複雑にせずに、しかも多重経路間の総体的なバラつきから発生する歪並びにパタ−ン雑音を低減することが可能なサンプリング・システムを提供することにある。
【0010】
【課題を解決するための手段】本発明は以下の2つの手段を備えている点に特徴がある。まず、入力信号を、複数のサンプル・ホ−ルド回路にてインタ−リ−ブ動作させて標本化する。次に、上記標本化結果を各信号経路において複数のサンプル・ホ−ルド回路の段数分まで遅延させ、各遅延器出力をそれぞれ加算する。
【0011】
【作用】本発明のサンプリング・システムにおいては、複数のサンプル・ホ−ルド回路にてイタ−リ−ブ動作させて標本化することにより高速、低電力化を図ると共に、標本化した結果を移動平均することにより、多重経路間の総体的な利得やアパ−チャ時間などの一致性の緩和を実現できるという効果を奏する。
【0012】
【実施例】以下、本発明の実施例を図面に基づいて詳細に説明する。図1は、本発明の第一の実施例であるサンプリング・システムの構成を示す図であり、インタ−リ−ブ動作に用いられる信号経路に存在するの複数のサンプル・ホ−ルド回路の段数がL=2の場合の例である。図中、1a〜1bはサンプル・ホ−ルド回路、2a〜2bは信号遅延器、3a〜3bは加算器、4はアナログ信号入力端子、5はセレクタ、6は出力信号端子を示している。図2は、図1に示すクロックφ1〜φ2を示す図であり、クロックφ1とφ2は互いに位相を反転したものである。
【0013】次に、上述の如く構成された実施例の各部の動作を説明する。アナログ信号端子4から入力されたアナログ信号は、サンプル・ホ−ルド回路1a〜1bとクロックφ1〜φ2を用いたインタ−リ−ブ動作により標本化され、保持される。加算器3aは、クロックφ2により出力されるサンプル・ホ−ルド回路1bの出力信号v2と信号遅延器2aの出力信号v1を加算、平均し、換言すると移動平均して、1/2(v1+v2)=V1を得る。同じく、加算器3bは、クロックφ1により出力されるサンプル・ホ−ルド回路1aの出力信号v3と信号遅延器2bの出力信号v2を加算・平均し1/2(v2+v3)=V2、を得る。一例として、サンプル・ホ−ルド回路におけるオフセットのバラつきが図14で説明した従来例と同じであるとき、図1の実施例によって得られる移動平均値V1、V2…Vnは、図3に白丸で示すように、信号経路間のオフセットのバラつきによる誤差を解消し、入力信号に対して誤差の少ない安定した出力となり、セレクタ5を経て出力端子6に出力される。
【0014】このようにして、入力信号はサンプル・ホ−ルドされ、遅延器と加算器により移動平均される。
【0015】数1は、上記移動平均により得られる伝達関数を示している。
【0016】
【数1】

【0017】数1による周波数特性はz=exp(jωT)とおいて、数2に示される。
【0018】
【数2】

【0019】ここでTはサンプリング周期、ωは信号の角周波数である。数2で表された周波数特性は0.5Tの群遅延で直線位相が得られ、振幅特性はsin(ωT)/sin(0.5ωT)である。数2から得られる利得の周波数特性は数3に示される。
【0020】
【数3】

【0021】数3の周波数特性は図4のようになり、ωがサンプリング周波数の2分の1、つまりナイキト周波数の場合、利得が零になるのがわかる。つまり、上記実施例のサンプリング・システムはナイキト周波数までの帯域はなく、数3による3-dB帯域はサンプリング周波数の4分の1の周波数で制限される。しかし、ビデオ信号処理等の用途では、サンプリング前のプリ・フィルタのカットオフ特性を柔らげる対策として、2倍オ−バ−サンプル方式が一般的に使用される為、サンプリング・システムの有効帯域はサンプリング周波数の4分の1で充分である。差し当たり、移動平均による帯域の制限は問題とならない。
【0022】表1は図11に示される従来例と比較して本発明の方法による移動平均により信号経路間のバラつきによる歪並びパタ−ン雑音が緩和される状況を、Signal-to-(Noise+Distortion)-Ratioを基準にして、示したものである。
【0023】
【表1】

【0024】表1におけるアパーチャ誤差(δt)によるS(N+D)Rの関係を図示したものが図5である。本発明の方法によれば、入力周波数が106Hzの帯域において、S(N+D)Rが110dBであり、図11に示す従来構成の80dBに比べて30dBも大きくなっている。
【0025】また、利得誤差(δGo)によるS(N+D)Rについても同様に図6に示すような関係となり、入力周波数が106Hzの帯域において30dB大きな値が得られる。
【0026】表1及び図5、図6の結果から次のようなことが言える。10-MHzの帯域と10ビット精度が求められる場合、図11に示す従来例では、アパ−チャ誤差、利得バラつきをそれぞれ20-ps, 0.1%,とし、2.0-V振幅を取る場合のオフセット誤差を1.4mVまで押える必要があるのに対し、本発明の方法により移動平均を行う場合は、アパ−チャ誤差、利得バラつきをそれぞれ80-psと0.4%まで緩和し、オフセット誤差から発生するパタ−ン雑音を完全に除外することが可能となる。
【0027】以上述べた実施例における作用は単なるサンプル・ホ−ルド機能のみであるが、入力信号に対し特別な処理機能を加えてもよい。図7は図1に示された実施例に処理機能を加えた第二の実施例を示す。図中、8a〜8bはAD変換器やフィルタのような信号処理器であり、H1(Z)〜H2(Z)はその特性をZ関数で示している。このように、H1(Z)〜H2(Z)に、AD変換機能あるいはフィルタを持たすことにより、単一経路で可能な動作速度を上まわるAD変換器やフィルタを実現することができる。なお、クロックφ1〜φ2は図2に示される波形と同一である。
【0028】次に、上述の如く構成された第二の実施例の動作を説明する。アナログ信号端子4から入力されるアナログ信号は、サンプル・ホ−ルド回路1a〜1bとクロックφ1〜φ2によるインタ−リ−ブ動作により標本化され一定保持される。クロックφ1により出力されるサンプル・ホ−ルド1aの出力信号は,クロックφ2の期間に、H1(Z)の機能を持つ信号処理器8aにより処理される。同じく、クロックφ2により出力されるサンプル・ホ−ルド1bの出力信号は,クロックφ1の期間に、H2(Z)の機能を持つ信号処理器8bにより処理される。加算器3aは、クロックφ1により出力される信号処理器8bと信号遅延器2aの出力信号を加算する。同じく、加算器2bは、クロックφ2により出力される信号処理器8aと信号遅延器2bの出力信号を加算する。セレクタ5により加算器3a〜3bの出力信号を選択し出力端子6に送る。
【0029】上記第二実施例によれば、H1(Z)〜H2(Z)の処理機能を各信号経路のサンプリング・システムに持たせることが可能になる。この場合のサンプリング出力は、サンプル・ホールド回路1a、1bのみならず信号処理器8a〜8bを含む両信号経路間のバラつきを移動平均したものとなり、高精度が得られる。しかも、インターリーブ動作による高速サンプリングの機能はそのまま維持される。
【0030】また、図8に示すような方式で、図1に示された実施例に信号処理機能を加える構成も可能である。図中、10は新たに加えた信号処理器で、H(Z)はその特性を示している。セレクタ5により出力される信号が信号処理器10により処理される。図7に示した第二実施例とは異なり図8の例では、信号処理経路が単一な為、信号処理器10に要求される動作速度はサンプリング・システム全体の速度に等しくする必要がある。しかし、図7の例で起こるようなH1(Z)〜H2(Z)間の特性のバラつきは問題とならない。
【0031】以上述べた各実施例はいずれも、インタ−リ−ブ動作に用いられる多重の信号経路、換言するとサンプル・ホ−ルド回路の段数がL=2の場合である。しかし本発明は2重経路に限定されるべきものではない。図9は、本発明の第四の実施例を示すもので、上記サンプル・ホ−ルド回路の段数をL=3にしたものである。この例では、同一信号経路上に信号遅延器(2a〜2f)が2個となり、また各加算器(3a〜3c)における入力数が3となる。図10は、図9に示すクロックφ1〜φ3を示す図である。上記の如く構成された第四の実施例はクロックφ1〜φ3によってサンプル・ホールド回路(1a〜1c)で順次サンプリングし、このサンプリング結果を他の経路の各信号遅延器(2a〜2f)出力と共に加算器(3a〜3c)で各々加算することによって出力端子6に移動平均値を得る。
【0032】同様にして、L=nの多重経路を持つサンプル・ホ−ルド回路においては、各信号経路にそれぞれn−1個の信号遅延器が挿入される。そして各信号経路の末端に接続された加算器における入力数は、残りの他の全信号経路からの入力も含めてn個となる。
【0033】なお、サンプル・ホールド回路及び信号遅延器の出力に各々重み付けをして加算してもよい。例えば、サンプル・ホールド回路の出力に対して1、1番目の信号遅延器の出力に0.8、…と各々重み付けをした係数を掛けた結果を加算器に入力するようにして、出力特性を改善することもできる。また、段数L=nが多い場合には、重み付けの小さい遅延器を省略する、すなわち信号遅延器の数をn−1個よりも若干少なくして構成を簡単にしてもよい。
【0034】これらの実施例のサンプリング・システムは、いずれもインターリーブ方式の欠点を補い、回路規模をそれほど大きくせずに、サンプリング動作の高速化、又は低電力化が実現可能になるという特徴がある。このような特徴を持つ本発明のサンプリング・システムは、サンプリング機能を持つサンプル・ホ−ルド回路、AD変換器、スイッチド・キャパシタ フィルタなどに広く活用でき、特に、高帯域、高速サンプリングで高精度が要求される用途で消費電力を低下させることができる。
【0035】
【発明の効果】本発明によれば、複数のサンプル・ホ−ルド回路にてインタ−リ−ブ動作させて標本化した結果を、移動平均することにより多重経路間の総体的な利得やアパ−チャ時間などの一致性を緩和するので、回路規模をそれほど複雑化せずに、変換速度の高速化を実現できるという顕著な効果を奏するものである。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013