Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
半導体レーザ素子 - 株式会社日立製作所
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体レーザ素子
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−85393
公開日 平成6年(1994)3月25日
出願番号 特願平4−236864
出願日 平成4年(1992)9月4日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 中塚 慎一 / 右田 雅人 / 矢野 振一郎
要約 目的


構成
II−VI族半導体により形成される超格子構造を活性層として用い、この超格子構造を導波路となるストライプ領域以外でレーザ光照射による加熱により混晶化し平均組成の半導体とし、導波路を形成する。さらに、導波路となるストライプ領域以外の領域の半導体層を同様の手法により高抵抗化して自己整合的に電流狭搾をおこなう。
特許請求の範囲
【請求項1】II−VI族半導体により形成される超格子構造を活性層としてもち、前記超格子構造が導波路となるストライプ領域以外で混晶化し平均組成の半導体となっており、上記混晶化した超格子構造の活性層が混晶化前の超格子と異なる種類及び濃度の不純物を含まないことを特徴とする半導体レーザ素子。
【請求項2】II−VI族半導体により形成される半導体レーザで導波路となるストライプ領域以外の領域に高抵抗化した半導体層を有し、前記高抵抗化した半導体層が前記導波路部分の高抵抗化しない層と異なる種類及び濃度の不純物を含まないことを特徴とする半導体レーザ素子。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、光ディスク等に応用可能な横モード制御された青から緑色の発光をする半導体レーザ素子に関する。
【0002】
【従来の技術】従来のII−VI族半導体を用いた半導体レーザ素子は図3に示すようなものであり、基板面に平行な方向の光ガイド機構はなく横モード制御されておらず、実用的素子としては不十分であった。しかし、II−VI族半導体の簡便な加工方法は見つかっておらず、従来のIII−V 族半導体レーザのような形状加工による横モード制御は不可能であった。III−V 族半導体では不純物打ち込みにより超格子を混晶化することにより光ガイド機構を形成する技術が知られているがII−VI族半導体の場合には結晶形成温度が低いため、イオン打ち込みした不純物をアニールすることができず、この手法を用いることも困難であった。
【0003】
【発明が解決しようとする課題】本発明の目的は上記のようなII−VI族半導体の問題点を解決しこの材料系に適した横モード制御方法を与えることにある。
【0004】
【課題を解決するための手段】上記従来技術の問題点を解決するため、本発明ではII−VI族半導体により形成される超格子構造を活性層として用い、前記超格子構造を導波路となるストライプ領域以外でレーザ光照射による加熱により混晶化し平均組成の半導体とし、導波路を形成することを考案した。さらに、導波路となるストライプ領域以外の領域の半導体層を同様の手法により高抵抗化した。
【0005】
【作用】II−VI族半導体は構成原子の自己拡散係数が比較的大きいため400度から500度程度の加熱により超格子構造を混晶化したり、結晶を高抵抗化することが可能である。これを利用して半導体ウエハの一部のみを加熱すれば所望の部分のみ超格子を混晶化あるいは低抵抗の半導体層を高抵抗化することが可能となる。これらの混晶化した超格子層および高抵抗化した半導体層は結晶成長後新たに導入された不純物を含まないので結晶欠陥が少なく信頼性の良好な半導体レーザが得られる。
【0006】
【実施例】〈実施例1〉本発明の第1の実施例を図1により説明する。本構造はn−GaAs基板1上にMBE法により、n−Zn0.43Cd0.57S層2(n=1×1018,1.5μm),ZnSSe/ZnCdSSe超格子活性層3,p−ZnS0.07Se0.93層4(p=5×1017,1.5μm),p−CdSe層5(p=5×1019,10nm)を順次積層した。
【0007】ここで、上記ZnSSe/ZnCdSSe超格子活性層3は(d)に拡大して示すようにZnS0.22Se0.78層6(10nm)とZn0.81Cd0.190.22Se0.78層7(10nm)を交互に4層積層して形成したものである。
【0008】次に、熱CVD法によりSiO2保護膜8を設けた上、このSiO2保護膜8の上にストライプ状のCr膜9を約2μm蒸着する。この段階での断面構造を図1(a)に示す。
【0009】次に、このウエハを350℃に加熱した状態で保持しながらArイオンレーザ(波長458nm,100W/cm2)を1分間照射した。このArイオンレーザの照射はウエハ全面におこなってもよいが、スポット状のビームをウエハ上の各点が1分間レーザ照射を受ける速度で走査することにより、レーザ照射によるウエハ全体の温度上昇をより容易に防止することができる。Arレーザ光はZnSSe/ZnCdSSe超格子活性層3で吸収され、ZnSSe/ZnCdSSe超格子活性層3の温度は約500度に上昇して混晶化し、Zn0.91Cd0.09S0.22Se0.78層10に変化する。このときCr膜9の付いているストライプ状の領域ではCr膜9がレーザ光を反射するためZnSSe/ZnCdSSe超格子活性層3の混晶化は起きず、図1(b)のような構造が形成される。Cr9膜及びSiO2 8を取り除いた後、ストライプ領域のみ孔を設けたSiO2 膜8′を形成し、ウエハの両面にAu電極11を設けてへき開しレーザチップとした。図1(c)に最終的なチップの断面構造を示す。
【0010】〈実施例2〉本発明の第2の実施例を図2により説明する。本構造はn−GaAs基板1上にMBE法により、n−Zn0.43Cd0.57S層2(n=1×1018,1.5μm),ZnSSe/ZnCdSSe超格子活性層3,LiドープZnCdSSe超格子層12(p=5×1017),p−ZnS0.07Se0.93層4(p=5×1017,1.5μm),p−CdSe層5(p=5×1019,10nm)を順次積層した。
【0011】ZnSSe/ZnCdSSe超格子活性層3には(e)に示すようにZnS0.22Se0.78層6(10nm)とZn0.81Cd0.190.22Se0.78層7(10nm)を交互に4層積層して形成した。また、ZnCdSSe超格子層12には(d)に示すようにZn0.71Cd0.290.38Se0.62層13(5nm)とZn0.91Cd0.090.38Se0.62層14(5nm)を交互に20層積層して形成した。
【0012】次に、熱CVD法によりSiO2保護膜8を設けた上、このSiO2保護膜8の上にストライプ状のCr膜9を約2μm蒸着する。この段階での断面構造を図2(a)に示す。
【0013】次に、このウエハを350℃に加熱した状態で保持しながらArイオンレーザ(波長458nm,100W/cm2)を1分間照射した。このArイオンレーザの照射はウエハ全面におこなってもよいが、スポット状のビームをウエハ上の各点が1分間レーザ照射を受ける速度で走査することにより、レーザ照射によるウエハ全体の温度上昇をより容易に防止することができる。Arレーザ光はZnSSe/ZnCdSSe超格子活性層3及びZnCdSSe超格子層12で吸収され、これらの層の温度は約500度に上昇し、ZnSSe/ZnCdSSe超格子活性層3は混晶化してZn0.91Cd0.090.22Se0.78層10に変化しZnCdSSe超格子層12は混晶化してZn0.81Cd0.190.22Se0.78層15に変化するとともに高抵抗化する。このときCr膜9の付いているストライプ状の領域ではCr膜9がレーザ光を反射するため超格子層の混晶化は起きず、図2(b)のような構造が形成される。Cr膜9及びSiO2 8を取り除いた後、ウエハの両面にAu電極11を設けてへき開しレーザチップとした。図2(c)に最終的なチップの断面構造を示す。
【0014】
【発明の効果】本発明によれば化学的に安定でエッチングによる加工が困難なII−VI族半導体において形状加工を必要としない横モード制御構造が可能となる。さらに、本発明第2の実施例の構造によればレーザ導波路以外の部分の無効電流を防止する構造を自己整合的に形成することが可能となる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013