米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体レーザ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−85392
公開日 平成6年(1994)3月25日
出願番号 特願平4−236861
出願日 平成4年(1992)9月4日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 中塚 慎一 / 右田 雅人 / 矢野 振一郎
要約 目的
高濃度のp型不純物ドーピングに困難の多いII−VI族半導体を用いた半導体において低抵抗な半導体が得られる材料のみを用いて半導体レーザの形成を可能とする。

構成
ZnSSeをp型クラッド層、ZnCdSをnクラッド層として用いる。さらにキャリア閉じ込めを強化するために、活性層近傍のp−ZnSSe層中にZnSTe層、あるいはCdZnSe/ZnSSeの超格子層などの障壁層を形成する。また、活性層中のキャリアの分布を改善するために活性層の一部をp−ZnSSe側に禁制帯が大きくなるように形成する。
特許請求の範囲
【請求項1】ZnSSeをp型クラッド層、ZnCdSをnクラッド層として用いたことを特徴とする半導体レーザ。
【請求項2】活性層近傍のp−ZnSSe層中に伝導帯のバンド端のエネルギーがp−ZnSSeよりも大となる半導体層を設けた請求項1記載の半導体レーザ。
【請求項3】活性層近傍のp−ZnSSe層中に、伝導帯のバンド端のエネルギーがp−ZnSSeよりも小となる半導体層とZnSSeの薄層を交互に設けた請求項1記載の半導体レーザ。
【請求項4】該バリア層の格子定数はZnSSeと異なり、且つ該バリア層の厚さが該バリア層に転移が発生する臨界膜厚より少である請求項2又は3記載の半導体レーザ。
【請求項5】活性層の一部にp−ZnSSe側に禁制帯が大きくなるような傾斜組成を形成した請求項1記載の半導体レーザ。
【請求項6】II−VI族半導体により形成される電子デバイスにおいて表面をCdTe薄膜によりコーティングし、該CdTe膜を介して電極を設けた半導体レーザ。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は光ディスクやレーザビームプリンタ等に用いられるII−VI族半導体を用いた短波長半導体レーザをあたえる。
【0002】
【従来の技術】従来のII−VI族半導体を用いた半導体レーザは図9に示すようなZnSe/Zn0.8Cd0.2Se/ZnSe単一量子井戸活性層ををZnS0.07Se0.93で挟んだ構造であった。本構造により波長約500nmのパルス発振が得られている。しかし、ZnSSeとZnCdSeの禁制帯幅の差が小さく注入電荷の閉じ込めが不十分なこと、ZnSeとZnSSeの間に臨界量をこえる歪が生じることが、この材料系による連続発振や高信頼動作の障害になっていた。クラッド層をZnCdSとすれば十分な禁制帯幅が得られるがZnCdSの良好なp型を得ることは困難であった。
【0003】
【発明が解決しようとする課題】本発明は上記のような問題点を解決し、II−VI族材料による半導体レーザの連続発振および一層の短波長化を可能とする素子構造を与える。
【0004】
【課題を解決するための手段】上記目的を達成するため本発明においてはII−VI族半導体レーザにおいてZnSSeをp型クラッド層、ZnCdSをnクラッド層として用いることを考案した。さらにキャリア閉じ込めを強化するために、活性層近傍のp−ZnSSe層中に伝導帯のバンド端のエネルギーがp−ZnSSeよりも大となる半導体層あるいは、伝導帯のバンド端のエネルギーがp−ZnSSeよりも小となる半導体層とZnSSeの薄層を交互に設けた超格子層を形成することを合わせて考案した。また、活性層中のキャリアの分布を改善するために活性層の一部をp−ZnSSe側に禁制帯が大きくなるように形成することも考案した。
【0005】
【作用】ZnCdSはn型の導電型は容易に得られるがp型の導電型をえることは困難であった。一方、近年ZnSSe系材料においてはp導電型の形成が可能となってきたが、上述のようにこの材料系では活性層とクラッド層の間に十分な禁制帯幅の差をとることが困難であった。すなわち、通常のダブルヘテロ構造半導体レーザでは電子、正孔とも伝導帯及び価電子帯のバンド不連続により閉じ込められるが、II−VI族半導体においては良好なp−n接合の得られる材料を用いてこれと同様の十分なバンド不連続を持つダブルヘテロ構造を形成することは不可能であった。本発明のレーザ構造は図1に示すようなn−ZnCdSとp−ZnSSeをそれぞれn型及びp型クラッド層として用いたもので、正孔に対しては通常のダブルヘテロ構造と同様に二つのヘテロ障壁により閉じ込めを行い、電子に対してはp−ZnSSe中に形成された電界により閉じ込めを行う。これにより、導電型の制御とキャリア閉じ込め効果の両方を同時に満たすことが可能となった。さらに、p−ZnSSeクラッド層中の活性層に近い位置に障壁層を設けることにより、p−ZnSSeクラッド層に漏れだす電子を減少させることが可能となり、さらにキャリア閉じ込めを強化できる。このとき、障壁層は数Aの非常に薄い層により形成されているので、導電型あるいは格子定数は半導体レーザ形成の障害とはならない。
【0006】また、本発明においてはII−VI族半導体レーザに接触抵抗の小さい電極を形成するためにp−ZnSSe層の表面を高濃度のp型が容易に得られるCdTeによりコーティングした。CdTeはZnSSeと格子定数が10%以上異なるため厚い膜を形成することはできなかったが数nmの薄膜であればレーザの信頼性等に悪影響を与えずに形成することが可能であり素子の直列抵抗が10Ω以下の低抵抗素子が形成できる。
【0007】
【実施例】実施例1本発明第1の実施例を図1に従い説明する。本構造はGaAs基板1上に分子線エピタキシ法によりGaドープZn0.4Cd0.6S層2(n=1x10E18,1.5μm)、アンドープZnSe活性層3(0.01μm)、窒素ドープZnS0.08Se0.92層4(p=7x10E17,1.5μm)、窒素ドープCdTe層5(p=1x10E19,0.01μm)を順次成長した。次に、この上に通常のCVD技術によりSiO2膜6を形成し、このSiO2膜に通常のホトリソグラフ技術を用いて幅約20μmのストライプ状の孔を開けた後、真空蒸着法によりAu膜7を約1μm蒸着した。さらにGaAs基板の裏面にAuGeNi電極8を蒸着して長さ1mmにへき開しレーザ構造とした。本構造のレーザ発振状態でのバンド構造は図2のようになっておりp型半導体層より注入された正孔はZnSe層とZn0.4Cd0.6S層の間のヘテロバリアにより活性層に閉じ込められる。一方、n型半導体層から注入された電子に対してはp−n接合及びZnS0.08Se0.92とZnSeのヘテロ接合により形成された電気ポテンシャルが閉じ込め障壁として働きレーザ発振を可能となる。
【0008】実施例2本発明第2の実施例として、p−ZnS0.08Se0.92層4中の活性層の近傍にZnS0.5Te0.5バリア層9を形成した図3のような構造を考案した。本構造はGaAs基板1上に分子線エピタキシ法によりGaドープZn0.4Cd0.6S層2(n=1x10E18,1.5μm)、アンドープZnSe活性層3(0.01μm)、窒素ドープZnS0.08Se0.92層4(p=7x10E17,1.5μm)、ZnS0.5Te0.5バリア層9、窒素ドープZnS0.08Se0.92層4(p=7x10E17,1.5μm)、窒素ドープCdTe層5(p=1x10E19,0.01μm)を順次成長した。次に、この上に通常のCVD技術によりSiO2膜を形成し、このSiO2膜に通常のホトリソグラフ技術を用いて幅約20μmのストライプ状の孔を開けた後、真空蒸着法によりAu膜を約1μm蒸着した。さらにGaAs基板の裏面にAuGeNi電極を蒸着して長さ1mmにへき開しレーザ構造とした。本構造のレーザ発振状態でのバンド構造は図4のようになっておりp型半導体層より注入された正孔はZnSe層とZnCdS層の間のヘテロバリアにより活性層に閉じ込められる。一方、n型半導体層から注入された電子に対してはp−n接合及びZnS0.08Se0.92とZnSeのヘテロ接合により形成された電気ポテンシャルに加えZnS0.5Te0.5バリア層9も閉じ込め障壁として働くのでより低しきい値でレーザ発振が可能となる。
【0009】実施例3本発明第3の実施例として、p−ZnS0.08Se0.92層中の活性層の近傍にZn0.4Cd0.6Se/ZnS0.08Se0.92超格子層10を形成した図5のような構造を考案した。本構造はGaAs基板1上に分子線エピタキシ法によりGaドープZn0.4Cd0.6S層2(n=1x10E18,1.5μm)、アンドープZnSe活性層3(0.01μm)、窒素ドープZnSSe層4(p=7x10E17,1.5μm)、CdZnSe/ZnSSe超格子層10、窒素ドープZnS0.08Se0.92層4(p=7x10E17,1.5μm)、窒素ドープCdTe層5(p=1x10E19,0.01μm)を順次成長した。CdZnSe/ZnSSe超格子層10はZn0.4Cd0.6Se層11(10nm)、ZnS0.08Se0.92層12(10nm)を5層交互に積層して形成している。次に、この上に通常のCVD技術によりSiO2膜を形成し、このSiO2膜に通常のホトリソグラフ技術を用いて幅約20μmのストライプ状の孔を開けた後、真空蒸着法によりAu膜を約1μm蒸着した。さらにGaAs基板の裏面にAuGeNi電極を蒸着して長さ1mmにへき開しレーザ構造とした。本構造のレーザ発振状態でのバンド構造は図6のようになっておりp型半導体層より注入された正孔はZnSe層とZnCdS層の間のヘテロバリアにより活性層に閉じ込められる。一方、n型半導体層から注入された電子に対してはp−n接合及びZnS0.08Se0.92とZnSeのヘテロ接合により形成された電気ポテンシャルに加えZn0.4Cd0.6Se/ZnS0.08Se0.92超格子バリア層も閉じ込め障壁として働くのでより低しきい値でレーザ発振が可能となる。
【0010】実施例4本発明第4の実施例として、本発明第1の実施例の構造の活性層を傾斜組成とした図7のような構造を考案した。本構造はGaAs基板1上に分子線エピタキシ法によりGaドープZn0.4Cd0.6S層2(n=1x10E18,1.5μm)、アンドープZnSe活性層3(0.01μm)、ZnSSe傾斜組成層13(p=7x10E17,1.5μm)、窒素ドープZnS0.08Se0.92層4(p=7x10E17,1.5μm)、窒素ドープCdTe層5(p=1x10E19,0.01μm)を順次成長した。次に、この上に通常のCVD技術によりSiO2膜6を形成し、このSiO2膜に通常のホトリソグラフ技術を用いて幅約20μmのストライプ状の孔を開けた後、真空蒸着法によりAu膜7を約1μm蒸着した。さらにGaAs基板の裏面にAuGeNi電極8を蒸着して長さ1mmにへき開しレーザ構造とした。本構造のレーザ発振状態でのバンド構造は図8のようになっておりp型半導体層より注入された正孔は傾斜組成によりn−Zn0.4Cd0.6Sクラッド層側に多く分布するようになり、注入電子の活性層内での分布とより良く一致するので低しきい値でレーザ発振を可能となる。
【0011】
【発明の効果】本発明によれば、低抵抗のp型が容易に得られるZnSSeをp型クラッド層として用いながら電子及びホールに対して十分大きな閉じ込め効果を保つことが可能となりII−VI族半導体による室温連続発振が可能となる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013