Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
半導体装置 - 株式会社日立製作所
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−69339
公開日 平成6年(1994)3月11日
出願番号 特願平4−240099
出願日 平成4年(1992)8月18日
代理人 【弁理士】
【氏名又は名称】徳若 光政
発明者 高橋 敏郎 / 堤田 光起 / 佐藤 康夫
要約 目的
3層以上の金属配線層を備える論理集積回路装置等における非隣接配線層間結合を効率的に実現する。これにより、論理集積回路装置等の配線経路を簡素化し、配線レイアウトに必要な処理ステップ数を削減して、その配線効率を高める。

構成
電子計算機によるDA技術を用いてその配置設計が自動的に行われる3層以上の金属配線層を備える論理集積回路装置等のセルライブラリに、第1層の金属配線層M1と第4層の金属配線層M4とを結合するためのスルーホールセルTHC1〜THC3のように、非隣接配線層のすべての組み合わせに対応して設けられかつそれぞれのパターンがプロセスルールを満たす範囲で最適化された複数の非隣接配線層間結合用スルーホールセルを用意し、電子計算機による自動配線設計に供する。これにより、非隣接配線層間の結合を、スルーホールセルの選択のみにより容易に実現する。
特許請求の範囲
【請求項1】 DA技術を用いてその配置設計の一部又は全部が自動的に行われる3層以上の配線層を備え、かつ上記配置設計に際して非隣接配線層間の結合に供されるスルーホールセルを備えることを特徴とする半導体装置。
【請求項2】 上記スルーホールセルは、非隣接配線層のすべての組み合わせについてそれぞれ用意されることを特徴とする請求項1の半導体装置。
【請求項3】 複数の配線層を備え、かつ上記複数の配線層のうち所定の配線層が比較的長い距離にわたって配置されるグローバル配線として使用され、他の所定の配線層が比較的短い距離にわたって配置されるローカル配線として使用されることを特徴とする半導体装置。
【請求項4】 上記グローバル配線として使用される配線層は、最上層の配線層を含む上層の配線層であり、上記ローカル配線として使用される配線層は、最下層の配線層を含む下層の配線層であって、上記グローバル配線として使用される配線層は、上記ローカル配線として使用される配線層に比較して広い配線幅を有するものであることを特徴とする請求項3の半導体装置。
発明の詳細な説明
【0001】
【産業上の利用分野】この発明は半導体装置に関し、例えば、3層以上の金属配線層を備える論理集積回路装置等に利用して特に有効な技術に関するものである。
【0002】
【従来の技術】複数層の金属配線層を備えるマイクロコンピュータ等の論理集積回路装置がある。これらの論理集積回路装置では、配線等のマスクパターンを作製するための配置設計に際して、電子計算機によるDA(Design Automation)技術を用いた自動配線設計が行われる。このとき、各金属配線層は最小配線ピッチを単位とする配線格子によって表され、与えられた論理条件と予め設定された配線アルゴリズムとに従った所定の配置設計が施される。
【0003】配線格子による配線アルゴリズムについて、例えば、1986年、ノース・ホーランド(North・Holland)社発行の『レイアウト デザイン アンド ベリフィケイション(Layout Design and Verification)』第103頁〜第110頁に記載されている。
【0004】
【発明が解決しようとする課題】配線格子による従来の配線アルゴリズムにおいて、異なる金属配線層間の結合は、予めセルライブラリに用意された隣接層間結合用スルーホールセルを介して行われる。したがって、例えば隣接しない第1層の金属配線層M1と第4層の金属配線層M4との結合が必要となった場合には、隣接層間結合用スルーホールセルを用いてまず隣接する第1層の金属配線層M1と第2層の金属配線層M2との結合を行った後、やはり隣接する第2層の金属配線層M2と第3層の金属配線層M3との結合を行い、最後に隣接する第3層の金属配線層M3と第4層の金属配線層M4との結合を行うことによって実現される。
【0005】周知のように、2点間を結合するための配線経路には無数の組み合わせが存在し、すでにレイアウトが決定された他の信号配線やその配線距離等を考慮して言わば機械的な配線経路の選択が行われる。このため、周囲の状況によっては、例えば図5に示されるように、単に第1層の金属配線層M1からなる出力端子OT1〜OT3と第4層の金属配線層M4とを結合するだけであるにもかかわらず、複雑な配線経路を選択せざるを得なくなる場合が生じ、配線距離が長くなるとともに、これらの配線経路の選択に多数の処理ステップが必要となり、これによって論理集積回路装置の配線効率が低下するという問題が生じる。
【0006】この発明の目的は、3層以上の金属配線層を備える論理集積回路装置等における非隣接配線層間結合を効率的に実現することにある。この発明の他の目的は、論理集積回路装置等の配線経路を簡素化し、配線レイアウトに必要な処理ステップ数を削減して、その配線効率を高めることにある。
【0007】この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。
【0008】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、電子計算機によるDA技術を用いてその配置設計が自動的に行われる3層以上の配線層を備える論理集積回路装置等のセルライブラリに、非隣接配線層のすべての組み合わせに対応して設けられかつそれぞれのパターンがプロセスルールを満たす範囲で最適化された複数の非隣接層間結合用スルーホールセルを用意し、配線の自動配線設計に供する。
【0009】
【作用】上記手段によれば、非隣接配線層間の結合をスルーホールセルの選択のみで容易に実現できるとともに、非隣接配線層間結合を含む信号配線の配線経路を簡素化し、その配線距離を短縮することができる。この結果、3層以上の配線層を備える論理集積回路装置等の配線レイアウトに必要な処理ステップ数を削減し、論理集積回路装置等の配線効率を高めることができる。
【0010】
【実施例】図1には、この発明が適用された論理集積回路装置の一実施例の部分的な配線配置図が示されている。また、図2には、図1の論理集積回路装置のEX1部の一実施例の拡大配置図が示され、図3には、図2の論理集積回路装置のEX1部に含まれるスルーホールセルTHC1の一実施例の斜視図が示されている。さらに、図4には、図1の論理集積回路装置のEX2部の一実施例の拡大配置図が示されている。これらの図をもとに、この実施例の論理集積回路装置の配線レイアウトの概要ならびにその特徴について説明する。なお、図1の回路素子及び信号配線等は、特に制限されないが、図示されない他の回路素子及び信号配線等とともに、単結晶シリコンのような1個の半導体基板上に形成される。また、以下の説明では、図1ないし図4の位置関係をもって半導体基板面ならびに各論理セル及び配線等の上下左右が表される。さらに、図1では、煩雑を避けるため、論理セル列CG1〜CG4を構成する論理セルの番号が飛び飛びに示されているが、各論理セルには論理セル列ごとに左から順次番号が付与されている。
【0011】図1において、この実施例の論理集積回路装置は、特に制限されないが、それぞれ所定数の論理セルC11〜C15,C21〜C25,C31〜C36あるいはC41〜C45からなる4個の論理セル列CG1〜CG4を備える。これらの論理セル列は、同図の水平方向に配置される電源電圧供給配線SVC1及び接地電位供給配線SVS1と垂直方向に配置される電源電圧供給配線SVC2及び接地電位供給配線SVS2とによりその周囲を囲まれる形で、一つの論理セル列群を構成する。論理集積回路装置は、この論理セル列群とともに図示されない同様な多数の論理セル列群を備え、これらの論理セル列群を構成する多数の論理セルが所定の組み合わせで論理結合されることによって、マイクロコンピュータ等のような所定の論理演算装置を構成する。以下、論理セル列CG1〜CG4からなる論理セル列群を例に、論理集積回路装置の説明を進める。
【0012】この実施例において、論理セル列CG1〜CG4を構成する論理セルC11〜C15ないしC41〜C45のそれぞれは、Pチャンネル及びNチャンネルMOSFET(金属酸化物半導体型電界効果トランジスタ。この明細書では、MOSFETをして絶縁ゲート型電界効果トランジスタの総称とする)が組み合わされてなるいわゆるCMOS(相補型MOS)論理ゲートからなり、その上部及び下部には、各論理セルのPチャンネル及びNチャンネルMOSFETのゲートが共通結合されてなる入力端子がそれぞれ配置され、その中央部には、各論理セルのPチャンネル及びNチャンネルMOSFETのドレインが共通結合されてなる出力端子がそれぞれ配置される。論理集積回路装置の半導体基板面において、論理セル列CG1〜CG4等が形成される領域は、いわゆる素子領域とされ、各論理セル列間に意図的に設けられる空間は、論理セル間の結合配線を配置するためのいわゆる配線領域として使用される。
【0013】一方、この実施例の論理集積回路装置は、電子計算機によるDA技術を用いてその配置設計が自動的に行われる5層の金属配線層M1〜M5を備える。このうち、最下層の金属配線層M1は、各論理セルを構成するPチャンネル及びNチャンネルMOSFET等のいわゆる素子間結合に供され、その入力端子となるゲート間の共通結合配線や出力端子となるドレイン間の共通結合配線等として用いられる。また、第2層の金属配線層M2及び第3層の金属配線層M3は、図1の信号配線S1,S2,S4,S7ならびにS10に代表されるように、比較的短い距離にわたって配置されるいわゆるローカル配線として使用され、論理セル列群内あるいは論理セル列内の論理セルの結合等に供される。さらに、第4層の金属配線層M4と第5層の金属配線層M5は、図1の信号配線S6,S8ならびにS9に代表されるように、第2層の金属配線層M2及び第3層の金属配線層M3と同様に論理セル列群内あるいは論理セル列内の論理セルの結合に供されるとともに、図1の信号配線S3,S5ならびにS11に代表されるように、比較的長い距離にわたって配置されるいわゆるグローバル配線として使用され、異なる論理セル列群に含まれる論理セル間の結合等に供される。
【0014】ここで、ローカル配線として使用される金属配線層M2及びM3の高さを含む配線幅は、各金属配線層の1チャンネル分とされ、その配線抵抗は比較的大きくなるものの高密度配置が可能となる。また、グローバル配線として使用される金属配線層M4及びM5の配線幅は、各金属配線層の2チャンネル分とされ、配線密度は低くなるもののその配線抵抗が低減される。このように、複数の金属配線層の用途をローカル配線として使用されるものとグローバル配線として使用されるものとに分離指定することで、論理集積回路装置の高速化・高性能化を図りつつ、その高信頼化及び高集積化を推進できるものとなる。
【0015】なお、各素子領域において素子間結合配線に供される第1層の金属配線層M1は、各配線領域において論理セル間の結合配線としても使用される。第1層の金属配線層M1が素子領域における素子間結合に供されるとき、その配置設計は人手によって行われ、素子及び配線レイアウトの最適化が図られる。また、第1層の金属配線層M1が配線領域における論理セル間結合に供されるとき、その配置設計は、第2層ないし第5層の金属配線層とともに、電子計算機によるDA技術を用いて自動的に行われる。このとき、奇数層の金属配線層M1及びM3ならびにM5は、図1の水平方向にその配線格子が想定され、偶数層の金属配線層M2及びM4は、図2の垂直方向にその配線格子が想定される。
【0016】第1層の金属配線層M1は、さらに、各論理セル列を構成する複数の論理セルに対して電源電圧及び接地電位をそれぞれ供給するための前記電源電圧供給配線SVC1及び接地電位供給配線SVS1としても使用される。また、第2層の金属配線層M2は、これらの電源電圧供給配線SVC1及び接地電位供給配線SVS1を共通結合するための電源電圧供給配線SVC2及び接地電位供給配線SVS2としても使用され、第3層の金属配線層M3は、電源電圧供給配線SVC2及び接地電位供給配線SVS2を共通結合するためのいわゆる電源バスとしても使用される。これらの電源電圧供給配線及び接地電位供給配線に関する配置設計は、特に制限されないが、その電流供給能力や電流配分等を考慮しながら人手によって行われる。また、隣接層となる電源電圧供給配線SVC1とSVC2,SVC2とSVC3ならびに接地電位供給配線SVS1とSVS2,SVS2とSVS3は、それぞれ対応するスルーホールを介して結合される。
【0017】ここで、図1のEX1部及びEX2部に着目して、この実施例の論理集積回路装置における非隣接配線層間の結合方法とその特徴について説明する。
【0018】まず、図1のEX1部において、論理セルC33ないしC35の出力端子は、前述のように、第1層の金属配線層M1を用いて形成され、これらの出力端子と対応する信号配線S8及びS6ならびにS9との結合には、第1層の金属配線層M1と非隣接配線層である第4層の金属配線層M4との結合が必要となる。しかるに、この実施例の論理集積回路装置では、DA技術による配線配置設計のためのセルライブラリの一部として、図2のスルーホールセルTHC1〜THC3に代表されるような非隣接配線層間のスルーホールセルが用意される。
【0019】すなわち、スルーホールセルTHC1は、図3からも明らかなように、スルーホールTH12aを介して論理セルC34の出力端子OT1に結合される第2層の金属配線層M2aと、この金属配線層M2aにスルーホールTH23aを介して結合される第3層の金属配線層M3aと、この金属配線層M3aを信号配線S6となる第4層の金属配線層M4aに結合するためのスルーホールTH34aとを含む。同様に、スルーホールセルTHC2は、スルーホールTH12bを介して論理セルC33の出力端子OT2に結合される第2層の金属配線層M2bと、この金属配線層M2bにスルーホールTH23bを介して結合される第3層の金属配線層M3bと、この金属配線層M3bを信号配線S8となる第4層の金属配線層M4bに結合するためのスルーホールTH34bとを含む。また、スルーホールセルTHC3は、スルーホールTH12cを介して論理セルC35の出力端子OT3に結合される第2層の金属配線層M2cと、この金属配線層M2cにスルーホールTH23cを介して結合される第3層の金属配線層M3cと、この金属配線層M3cを信号配線S9となる第4層の金属配線層M4cに結合するためのスルーホールTH34cとを含む。
【0020】この実施例において、スルーホールセルTHC1〜THC3を構成する金属配線層及びスルーホールは、論理集積回路装置の製造に供される配線形成技術のプロセスルールを満たす範囲で、最も小さくかつ効率良く形成される。また、これらのスルーホールセルは、図2に示されるもの以外に、非隣接配線層のすべての組み合わせつまりは第1層の金属配線層と第3層及び第4層ならびに第5層の金属配線層との間、第2層の金属配線層と第4層及び第5層の金属配線層との間、第3層の金属配線層と第5層の金属配線層との間の結合について、しかも結合される二つの配線層の延長方向のすべての組み合わせについてそれぞれ用意され、DA技術を用いた自動配線設計を行う電子計算機によって択一的に選択される。言い換えるならば、この実施例の論理集積回路装置における非隣接配線層間結合は、セルライブラリに登録された複数のスルーホールセルの中から結合すべき二つの配線層の層数と延長方向に応じたスルーホールセルを択一的に選択することで容易に実現されるものとなり、これによって得られる結合配線は、最小の所要レイアウト面積と配線距離とを持つものとなる。これらの結果、非隣接配線層間結合を含む信号配線の配線経路を簡素化できるとともに、3層以上の配線層を備える論理集積回路装置の配線レイアウトに必要な処理ステップ数を削減し、論理集積回路装置の配線効率を高めることができるものである。
【0021】次に、図1の論理集積回路装置のEX2部において、論理セルC42の出力端子が結合される信号配線S11は、前述のように、第4層の金属配線層M4と第5層の金属配線層M5とからなりかつ2チャンネル分の配線幅を有するグローバル配線であって、図示されない異なる論理セル列群に含まれる他の論理セルの入力端子に結合される。また、論理セルC42の出力端子と信号配線S11を構成する第4層の金属配線層M4は、配線経路としての抵抗値を充分に小さくするため、少なくとも2個のスルーホールを介して結合する必要がある。しかるに、この実施例の論理集積回路装置では、DA技術による配線配置設計のためのセルライブラリの一部として、図4のスルーホールセルTHC4に代表されるようなグローバル配線用の非隣接配線層間スルーホールセルが用意される。
【0022】すなわち、スルーホールセルTHC4は、4個のスルーホールTH12d〜TH12gを介して論理セルC42の出力端子OT4d〜OT4gに結合される第2層の金属配線層M2dと、この金属配線層M2dに2個のスルーホールTH23d及びTH23eを介して結合される第3層の金属配線層M3dと、この金属配線層M3dを信号配線S11となる第4層の金属配線層M4dに結合するための2個のスルーホールTH34d及びTH34eとを含む。
【0023】この実施例において、スルーホールセルTHC4を構成する金属配線層及びスルーホールは、論理集積回路装置の製造に供される配線形成技術のプロセスルールを満たす範囲で、最も小さくかつ効率良く形成される。また、これらのスルーホールセルは、図4に示されるもの以外に、非隣接配線層のすべての組み合わせについて、しかも結合される二つの配線層の延長方向のすべての組み合わせについてそれぞれ用意され、DA技術を用いた自動配線設計を行う電子計算機によって択一的に選択される。言い換えるならば、この実施例の論理集積回路装置における非隣接配線層間結合は、セルライブラリに登録された複数のスルーホールセルの中から結合すべき二つの配線層の層数と延長方向に応じたものを択一的に選択することで容易に実現されるものとなる。
【0024】この発明に先立って本願発明者等が開発した論理集積回路装置において、大きな配線幅を持つ信号配線の結合は、図6に例示されるように、2チャンネル幅を持つ第2層の金属配線層M2d及び第3層の金属配線層M3dと、隣接する2層の金属配線層間をそれぞれ結合するための4個のスルーホールTH12d〜TH12g,TH23d〜TH23gならびにTH34d〜TH34gとを介して行われる。上記のように、自動配線設計のためのセルライブラリの一部として、グローバル配線用のスルーホールセルTHC4等を用意することで、配線経路の抵抗値を所定値内に抑えつつ、比較的大きな配線幅を有する非隣接配線層間の結合を容易に実現することができる。この結果、非隣接配線層間結合を含む信号配線の配線経路をさらに簡素化し、3層以上の配線層を備える論理集積回路装置の配線効率をさらに高めることができるものとなる。
【0025】以上の本実施例に示されるように、この発明を3層以上の金属配線層を備える論理集積回路装置等の半導体装置に適用することで、次のような作用効果を得ることができる。すなわち、(1)電子計算機によるDA技術を用いてその配置設計が自動的に行われる3層以上の配線層を備える論理集積回路装置等のセルライブラリに、非隣接配線層のすべての組み合わせに対応して設けられかつそれぞれのパターンがプロセスルールを満たす範囲で最適化された複数の非隣接層間結合用スルーホールセルを用意し、配線の自動配線設計に供することで、非隣接配線層間の結合をスルーホールセルの選択のみで容易に実現できるという効果が得られる。
【0026】(2)上記(1)項により、非隣接配線層間結合を含む信号配線の配線経路を簡素化し、その配線距離を短縮できるという効果が得られる。
(3)上記(1)項及び(2)項により、3層以上の配線層を備える論理集積回路装置等の配線レイアウトに必要な処理ステップ数を削減し、論理集積回路装置等の配線効率を高めることができるという効果が得られる。
(4)複数層の配線層を備える論理集積回路装置等おいて、最上層を含む上層の配線層を比較的長い距離にわたって配置される幅広のグローバル配線として使用し、最下層を含む下層の配線層を比較的短い距離にわたって配置されるローカル配線として使用することで、論理集積回路装置の高速化及び高性能化を図りつつその高信頼化及び高集積化を推進できるという効果が得られる。
【0027】以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図1において、論理集積回路装置に用意される金属配線層の数は、3層以上であることつまりは非隣接配線層が存在することを条件に、任意に設定できる。また、信号配線に供される配線層は、金属配線層であることを必須条件とせず、例えば同等の分布抵抗を有する他の配線材料からなるものであってもよい。スルーホールセルは、非隣接配線層の一部の組み合わせに対応してのみ設けてもよいし、グローバル配線及びローカル配線として使用される配線層の組み合わせも任意に設定できる。DA技術による自動配線設計は、電子計算機に代えて専用の自動配線設計装置を用いてもよい。さらに、充分な配線スペースが得られる場合には、特別に配線領域を設ける必要はないし、半導体基板面における素子及び配線等の具体的なレイアウトならびに配線格子の構成方法等は、種々の実施形態を採りうる。
【0028】図2ないし図4において、スルーホールセルTHC1〜THC4の具体的な構成は、これらの実施例による制約を受けない。
【0029】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるCMOS論理ゲートを基本構成とする論理集積回路装置に適用した場合について説明したが、それに限定されるものではなく、例えば、バイポーラ論理ゲートやバイポーラ・CMOS論理ゲートを基本構成とする同様な論理集積回路装置やゲートアレイ集積回路装置等にも適用できる。この発明は、少なくともその配置設計の一部又は全部がDA技術を用いて自動的に行われる3層以上の配線層を備える半導体装置に広く適用できる。
【0030】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、電子計算機によるDA技術を用いてその配置設計が自動的に行われる3層以上の配線層を備える論理集積回路装置等のセルライブラリに、非隣接配線層のすべての組み合わせに対応して設けられかつそれぞれのパターンがプロセスルールを満たす範囲で最適化された複数の非隣接層間結合用スルーホールセルを用意し、論理集積回路装置等の配線の自動配線設計に供することで、非隣接配線層間の結合をスルーホールセルの選択のみで容易に実現できるとともに、非隣接配線層間結合を含む信号配線の配線経路を簡素化し、その配線距離を短縮することができる。この結果、3層以上の配線層を備える論理集積回路装置等の配線レイアウトに必要な処理ステップ数を削減し、論理集積回路装置等の配線効率を高めることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013