米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 電荷転送装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−69250
公開日 平成6年(1994)3月11日
出願番号 特願平4−217665
出願日 平成4年(1992)8月17日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 松岡 秀行 / 木村 紳一郎
要約 目的
超低消費電力でありかつ高速クロック動作可能、しかも低周波動作条件でも安定に動作する単1電子電荷転送装置を提供する。

構成
半導体基板上に第一ゲート電極群と交互に挾まれて形成された第二ゲート電極群とを有する半導体装置と、第一ゲート電極群と第二ゲート電極群に異なる相のクロック電圧を入力し、第一ゲート電極群の下の第一伝導チャネルと第二ゲート電極群の下の第二伝導チャネルの間の1個のみのキャリアの移動を制御する電位を第一ゲート電極群及び第二ゲート電極群に与えるクロック電圧発生手段とを有する。
特許請求の範囲
【請求項1】第1導電型の半導体基板と、該半導体基板上に形成された素子分離領域に囲まれた第1の領域と、該第1の領域にゲート絶縁膜を介して形成された制御ゲート電極群及び第一ゲート電極群と、上記制御ゲート電極群及び上記第一ゲート電極群を覆う他の絶縁膜と、上記ゲート絶縁膜上に上記他の絶縁膜を介して上記第一ゲート電極群と交互に挾まれて形成された第二ゲート電極群と、上記他の絶縁膜により上記基板表面に形成される電位ポテンシャル障壁と、上記第一ゲート電極群の下に形成される第一伝導チャネルと、上記第二のゲート電極群の下に形成される第二伝導チャネルとを有する半導体装置と、上記第一ゲート電極群と上記第二ゲート電極群に異なる相のクロック電圧を入力し、上記第一伝導チャネルと上記第二伝導チャネルの間の1個のみのキャリアの移動を制御する電位を上記第一ゲート電極群及び上記第二ゲート電極群に与えるクロック電圧発生手段とを有することを特徴とする電荷転送装置。
【請求項2】請求項1に記載の電荷転送装置において、上記第一ゲート電極群に与えられた電位と上記第二ゲート電極群に与えられた電位は、上記第一伝導チャネルの伝導帯端のエネルギーを変化させ、かつ上記第二伝導チャネルの伝導帯端のエネルギーを変化させることが可能であることを特徴とする電荷転送装置。
【請求項3】請求項1又は請求項2の何れかに記載の電荷転送装置において、上記キャリアは上記他の絶縁膜により上記基板表面に形成される上記電位ポテンシャル障壁をトンネル効果によって伝達することを特徴とする電荷転送装置。
【請求項4】請求項1乃至請求項3の何れかに記載の電荷転送装置において、上記第一伝導チャネルの持つ帯電エネルギー及び上記第二伝導チャネルの持つ帯電エネルギーが室温の熱エネルギーよりも大きいことを特徴とする電荷転送装置。
【請求項5】請求項1乃至請求項4の何れかに記載の電荷転送装置において、上記第一伝導チャネルのチャネル幅及び上記第二伝導チャネルのチャネル幅が0.1μm以下であることを特徴とする電荷転送装置。
【請求項6】請求項1乃至請求項5の何れかに記載の電荷転送装置において、上記キャリアがトンネルをする距離が上記第一ゲート電極群と上記第二ゲート電極群の間の上記他の絶縁膜の厚さによって決まり、しかもその距離が0.1μm以下であることを特徴とする電荷転送装置。
【請求項7】請求項1乃至請求項6の何れかに記載の電荷転送装置において、上記第一ゲート電極及び第二ゲート電極に与える電位によって上記第一及び第二伝導チャネルのチャネル長方向の伸びを制御し、実効的なトンネル距離を制御することが可能であることを特徴とする電荷転送装置。
【請求項8】請求項1乃至請求項7の何れかに記載の電荷転送装置において、上記キャリアは電子又は正孔の何れか一方であることを特徴とする電荷転送装置。
【請求項9】第1導電型の半導体基板と、該半導体基板上に形成された素子分離領域に囲まれた第1の領域と、該第1の領域にゲート絶縁膜を介して形成された制御ゲート電極群及び第一ゲート電極群と、上記制御ゲート電極群及び上記第一ゲート電極群を覆う他の絶縁膜と、上記ゲート絶縁膜上に上記他の絶縁膜を介して上記第一ゲート電極群と交互に挾まれて形成された第二ゲート電極群と、上記他の絶縁膜により上記基板表面に形成される電位ポテンシャル障壁と、上記第一ゲート電極群の下に形成される第一伝導チャネルと、上記第二のゲート電極群の下に形成される第二伝導チャネルとを有する半導体装置と、上記第一ゲート電極群と上記第二ゲート電極群に異なる相のクロック電圧を入力し、上記第一伝導チャネルと上記第二伝導チャネルの間の1個のみのキャリアの移動を制御する電位を上記第一ゲート電極群及び上記第二ゲート電極群に与えるクロック電圧発生手段とを有する電荷転送装置とを具備することを特徴とするディジタルメモリ。
【請求項10】第1導電型の半導体基板と、該半導体基板上に形成された素子分離領域に囲まれた第1の領域と、該第1の領域にゲート絶縁膜を介して形成された制御ゲート電極群及び第一ゲート電極群と、上記制御ゲート電極群及び上記第一ゲート電極群を覆う他の絶縁膜と、上記ゲート絶縁膜上に上記他の絶縁膜を介して上記第一ゲート電極群と交互に挾まれて形成された第二ゲート電極群と、上記他の絶縁膜により上記基板表面に形成される電位ポテンシャル障壁と、上記第一ゲート電極群の下に形成される第一伝導チャネルと、上記第二のゲート電極群の下に形成される第二伝導チャネルとを有する半導体装置と、上記第一ゲート電極群と上記第二ゲート電極群に異なる相のクロック電圧を入力し、上記第一伝導チャネルと上記第二伝導チャネルの間の1個のみのキャリアの移動を制御する電位を上記第一ゲート電極群及び上記第二ゲート電極群に与えるクロック電圧発生手段とを有する電荷転送装置とを具備することを特徴とするアナログ信号処理装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、ク−ロン遮蔽現象を利用した単1電子電荷転送装置に関する。特に、超低消費電力であり高速クロック動作可能なアナログ信号処理デバイス、ディジタル半導体論理回路及び記憶装置に関する。
【0002】
【従来の技術】従来の代表的な電荷転送装置として電荷結合デバイス(Charge Coupled Device, 略称 CCD)がある。これは、MOS 構造の転送電極電圧を適宜制御して、その転送電極下に形成されるポテンシャル井戸に蓄積する信号電荷を蓄積または転送することにより信号処理を行うものである。
【0003】CCDについては、例えば、エス.エム.ツエ,"フィジクス・オブ・セミコンダクター・デバイスイズ"、セカンド エディション,ウイリー,1981,p.407(S.M.Sze,"Physics of semiconductor devices",2nd.edition,Wiley,1981,p.407)に記載がある。
【0004】
【発明が解決しようとする課題】CCDにおいて情報を伝達するには一定量以上の電荷が必要である為、消費電力が高く、また短チャネル効果により微細化が困難であるという欠点があった。さらに、CCDは熱的非平衡状態を用いる為に、低周波の動作条件では、熱的に励起される電荷がデータを書き換えてしまうという欠点があった。そのため、アナログ信号処理デバイス、ディジタル半導体論理回路及び記憶装置に用いることは困難であった。
【0005】本発明の目的は、超低消費電力かつ超微細化可能、しかも低周波条件でも安定に動作するMIS型電荷転送装置を提供することにある。
【0006】
【課題を解決するための手段】上記目的は(1)第1導電型の半導体基板1と、該半導体基板上に形成された素子分離領域に囲まれた第1の領域と、該第1の領域にゲート絶縁膜3を介して形成された制御ゲート電極群5,6及び第一ゲート電極群4と、上記制御ゲート電極群5,6及び上記第一ゲート電極群4を覆う他の絶縁膜7,8と、上記ゲート絶縁膜3上に上記他の絶縁膜7,8を介して上記第一ゲート電極群4と交互に挾まれて形成された第二ゲート電極群9と、上記他の絶縁膜7,8により上記基板表面に形成される電位ポテンシャル障壁と、上記第一ゲート電極群4の下に形成される第一伝導チャネルと、上記第二ゲート電極群9の下に形成される第二伝導チャネルとを有する半導体装置と、上記第一ゲート電極群4と上記第二ゲート電極群9に異なる相のクロック電圧を入力し、上記第一伝導チャネルと上記第二伝導チャネルの間の1個のみのキャリアの移動を制御する電位を上記第一ゲート電極群4及び上記第二ゲート電極群9に与えるクロック電圧発生手段とを有する電荷転送装置を用いることにより達成される。
【0007】
【作用】まず、本発明の動作原理になるクーロン遮蔽について説明を行う。図2(a)に断面図を示すような、トンネルバリアを介して2つの電子リザーバー(ソースとドレイン)につながれた量子ドットを考える。図2(b)はエネルギーバンド図である。また、外部ゲートによって量子ドットの伝導帯端は連続的に変化させることが可能であるとする。今、ドットの持つ容量を C とすると、電荷 Q が蓄えられている時、ドットのポテンシャルφ(Q)は次のように表される。
【0008】φ(Q) = Q/C + φ0ここでφ0は外部ゲートによるドットにおける伝導帯端の変化分である。従って電荷 -Ne (N=0,1,2,3…)がドットに蓄えられている時の帯電エネルギーU(N)は次のように求められる。
【0009】U(N) = ∫φ(Q)dQ = (Ne)2/2C - Neφ0したがってソースからドットに電子1個がトンネルし、ドットにおける電子の数がN → N+1 に変化した時、帯電エネルギーの変化量は次のようになる。
【0010】U(N+1)-U(N)=(N+1/2)e2/C - eφ0U(N+1)-U(N)>0となるような電子のトンネルは許されない。これがクーロン遮蔽である。そのようなφ0の範囲は次のようになる。
【0011】φ0<(N+1/2)e/C同様に、ドットからドレインに電子がトンネルし、ドットにおける電子の数がN→ N-1 に変化した時の帯電エネルギーの変化量は次のようになる。
【0012】U(N-1)-U(N)=-(N-1/2)e2/C + eφ0従って、クーロン遮蔽の範囲は次のようになる。
【0013】φ0>(N-1/2)e/C以上より、初期状態においてN個の電子を有していた量子ドットに対して、クーロン遮蔽の範囲は次のようになる。
【0014】(N-1/2)e/C < φ0 <(N+1/2)e/Cこの式において、左の不等式はドットからドレインへのトンネルが禁止される条件であり、右の不等式はソースからドットへの電子のトンネルが禁止される条件である。このように、ドットの伝導帯端を制御するゲートの電位によって電子のトンネル即ち注入を制御することが可能である。ゲートの電位を周波数fで変調したとき、流れる電流をIとすると、1周期毎に電子が1個づつ送り出されていくから次のような関係が成り立つ。
【0015】I=ef例えば、f=6MHzの時には1nA、6THzの時には1μAしか電流が流れない。このように、クーロン遮蔽を利用した電荷転送装置の場合、その消費電力が大変低いということがわかる。
【0016】それでは次に、このクーロン遮蔽を用いた電荷転送装置について説明する。その概念図を図3に示す。尚、図3は平面図である。即ち、2つのリザーバーであるソースとドレインの間に量子ドットが複数個1列に並んでおり、ソース端とドレイン端においては、ソースから量子ドット列への電子の注入及び量子ドット列からドレインへの電子の注入を制御する入力ゲートと出力ゲートを有している。それぞれのドットには伝導帯端のエネルギーレベルを制御するゲート電極が付属しており、これらのゲートは1つおきに別のクロックラインc1,c2につながっている。ここでは図示していないが、クロックラインc1,c2にはクロック電圧発生回路が接続されている。またドットの容量 C によって決まる帯電エネルギー e2/2Cは室温における熱エネルギー kT よりも大きく、それぞれのドットは電気的に孤立しており、ソースからドレインへの電流はトンネル現象により流れる。
【0017】それぞれのクロックラインc1,c2及び入力ゲートに与えるパルスを図4に示す。t = 0 (初期状態)の時の、ポテンシャル図を図5(a)に示す。即ち、初期にはすべてのドットにおいて、電子は存在しないとする。時間 t = t1 におけるドットのポテンシャル図を図5(b)に示す。尚、入力ゲートは図4からわかるように t =t1 にオンにしたとする。c1 につながったドットのゲートによる伝導帯端のポテンシャル変化φ0が十分に大きい時、具体的には次のような条件が成立している場合を考える。
【0018】φ0>e/2Cこの時には、上で述べたようにクーロン遮蔽は起こらず、1個の電子がソースから最初の量子ドット D1 に注入される。この結果、量子ドット D1 の伝導帯端がe2/2C だけ上昇して、図5(c)のようになる。このとき、量子ドット D2 の伝導帯端は初期状態のまま変化していないので、クーロン遮蔽により D1 から D2 への電子の移動が禁止され、電子1個がドット D1 に蓄えられることになる。
【0019】次に t = t2 における状態を考える。この時には、図5(d)に示したように D2の伝導帯端が下げられるので D1 から D2 への電子の移動が可能になる。しかしD2 から D3 へはクーロン遮蔽により電子の移動は禁止される。こうして電子はD1 から D2 へ移動し、D2に蓄えられる。
【0020】以上の動作を繰り返して、電子1個がドレイン端まで運ばれ、最終的には出力ゲートによりドレインに注入されることになる。勿論、入力ゲートを開くことによって、任意の時間に電子1個を量子ドット列に注入することは可能である。
【0021】以上をまとめると、本発明ではクーロン遮蔽を用いるために、短チャネル効果がなく、より微細化が行え、さらに低周波の動作条件でも1つの電荷のみを転送するだけなので熱的に励起される電荷によりデータを書き換えられる恐れがない。そのため、アナログ信号処理デバイス、ディジタル半導体論理回路及び記憶装置に本発明の電荷転送装置を用いることができるようになる。
【0022】
【実施例】実施例1以上の原理に基づき、Si-LSIプロセスを用いて構成した2相クロックで動作する2層ゲート構造の単1電荷転送装置を図1に示す。図1(a)はその上面図、図1(b),(c)はそれぞれ図中に示した部分の断面図である。第2ゲート9がクロック1につながっており、第1ゲート4がクロック2につながっている。クロック1,2はクロック電圧発生装置からクロックパルスが印加される。第1、第2ゲートによって半導体基板上に形成される量子ドットは電気的に絶縁されており、その間の距離は第1ゲート層と第2ゲート層を絶縁するシリコン酸化膜8の厚さによって決まっている。以下、本発明の実施例を図面を用いて説明する。
【0023】図6,7には実施例1の製造工程の断面図と上面図を示す。比抵抗 10Ωcm のp型Si基板1にレジストを1μmの厚さで塗布し、写真蝕刻法を用いて素子を形成する部分にレジストを残したところ図6(a)のようになった。電子が転送される経路の部分のレジストの幅は 0.25μmであった。次いで、1100℃、15時間のウエット酸化法により、素子分離領域2を形成したところ、図6(b)に示すように電子が転送される経路の幅は、両側から酸化膜が伸び、その幅は 80nm になった。次いで、850℃、30分のウエット酸化法により 10nm のゲート酸化膜3を形成した。その上に 100nm の多結晶シリコン4,5,6を堆積し、875℃、20分間のリンのデポジションを行う。次に 50nm のシリコン酸化膜7を LPCVD 法により堆積した。その後、写真蝕刻法とドライエッチングによりシリコン酸化膜7を加工し、次いでシリコン酸化膜7をマスクに多結晶シリコンを加工して、図6(c)のようになった。この多結晶シリコンによって入力ゲート5、出力ゲート6及び第一ゲート電極群4が形成される。第一ゲート電極と先に形成した電子転送経路が重なった領域(量子ドット)が第1の単1電荷蓄積層となる。続いて、反転層の横方向の伸びを抑える為に 40kV の加速電圧でボロンイオンを打ち込み、900℃、10分の窒素雰囲気中でのドライブイン工程を行う。打ち込み量は 1×1013個/cm2であった。次に層間絶縁膜として100nmのシリコン酸化膜8をLPCVD法により堆積し、異方性ドライエッチによりシリコン酸化膜を100nmエッチングする。続いて100nmの多結晶シリコン9を堆積し、875℃、20分間のリンのデポジションを行い、写真蝕刻法とドライエッチングにより多結晶シリコン(第2ゲート9)を加工し図7(a)のようになった。隣合う第1ゲート電極の間に入り込んだ第2ゲート電極が電子転送経路に第2の単1電荷蓄積層が形成される。第1と第2の単1電荷蓄積層は電気的に絶縁されており、その距離は上述の第1ゲート電極上に乗せたシリコン酸化膜8の厚さで決まる。次にソース,ドレイン領域形成の為、40kVの加速電圧で砒素イオンを打ち込む。打ち込み量は1×1015個/cm2であった。勿論、これらのn型不純物領域はリンイオンを用いて形成しても構わない。900℃、10分の窒素雰囲気中でのドライブイン工程により図7(b)のようになる。その後、200nmの厚さに PSG(Phosphorous Silicate Glass)膜等のシリコン酸化膜をLPCVD法により堆積し層間絶縁膜とし、写真蝕刻法とドライエッチングによりコンタクトホ−ルを開口し、図1に示す所望の半導体装置を得た。
【0024】以上の結果得られた半導体装置は第1ゲート電極と第2ゲート電極に対し2相クロックを与えて動作させる2相型の単1電荷転送装置である。本実施例においては、p型基板を用いたがすべての極性を変えればn型基板を用いたpチャネルMISFETでも実現できる。
【0025】実施例2本実施例は、3層ゲート構造を用いた3相クロックで動作する単1電荷転送装置である。
【0026】図8,9に実施例2の製造工程の断面図及び上面図を示す。図8(a)に示す工程までは、即ち、第1ゲートの加工(図6(a))を行い、反転層の伸びを抑える為に不純物打ち込みを行い、さらに100nmの層間絶縁膜を乗せて、それをエッチングするまでは実施例1の場合と同様である。続いて100nmの多結晶シリコンを堆積し、875℃、20分間のリンのデポジションを行い、さらに 50nm のシリコン酸化膜7をLPCVD 法により堆積する。その後、写真蝕刻法とドライエッチングによりシリコン酸化膜7を加工し、次いでシリコン酸化膜7をマスクに多結晶シリコンを加工する。この工程で、2層目のゲート電極が形成される。次に層間絶縁膜として100nmのシリコン酸化膜15をLPCVD法により堆積し、さらに、異方性ドライエッチによりシリコン酸化膜15を100nmエッチングして図8(b)のようになった。続いて100nmの多結晶シリコンを堆積し、875℃、20分間のリンのデポジションを行い、写真蝕刻法とドライエッチングにより多結晶シリコン14を加工し図9(a)のようになった。この工程で、3層目のゲート電極が形成される。さらにソース,ドレイン領域形成の為、40kVの加速電圧で砒素イオンを打ち込む。打ち込み量は1×1015個/cm2であった。勿論、これらのn型不純物領域はリンイオンを用いて形成しても構わない。続いて、900℃、10分の窒素雰囲気中でのドライブイン工程を行い、その後200nmの厚さに PSG(Phosphorous Silicate Glass)膜等のシリコン酸化膜をLPCVD法により堆積し層間絶縁膜とし、写真蝕刻法とドライエッチングによりコンタクトホ−ルを開口し、図9(b)に示す半導体装置を得た。
【0027】以上の結果得られた半導体装置は第1,2,3ゲート電極に対しクロックを与えて動作させる3相型の単1電荷転送装置である。本実施例の場合、単1電荷が誤転送、即ち、進行方向と逆方向に転送されるのを防ぐことができるという点で優れている。本実施例においては、p型基板を用いたがすべての極性を変えればn型基板を用いたpチャネルMISFETでも実現できる。
【0028】実施例3本実施例は、2層ゲート構造を用いた4相クロックで動作する単1電荷転送装置である。製造プロセスは実施例1と全く同様である。図10に示すように1層目及び2層目のゲート郡をそれぞれ2つのクロックラインに分けることによって、全体で4相クロックにする。本実施例の場合、駆動パルスとしては図11に示すものを用いればよい。本実施例により、比較的簡単な素子構造で、単1電荷が誤転送、即ち、進行方向と逆方向に転送されるのを防ぐことができる。
【0029】実施例4図12には、単1電荷転送装置を用いて構成されたアナログ信号処理装置の1つとして、マルチプレクサの概念図を示す。図12に示すように、複数の入力信号を単1電荷転送装置で構成されたシフトレジスタに並列入力し、これをレジスタの出力端から取り出すことによって信号の多重化が可能になる。
【0030】
【発明の効果】以上に述べた本発明によれば、クーロン遮蔽を用いることによって、超低消費電力、高速クロック動作及び低周波動作可能な超微細MIS型単1電荷転送装置を構成することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013