米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体装置及びその製法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−61495
公開日 平成6年(1994)3月4日
出願番号 特願平4−211243
出願日 平成4年(1992)8月7日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 安田 保道 / 森 睦宏 / 中野 安紀 / 大高 成雄
要約 目的
本発明は高速電流遮断,低損失,高信頼性の絶縁ゲートバイポーラトランジスタ装置を提供することを目的とする。

構成
一対の主表面を有する半導体基体11の一方の主表面にソース21,チャネル22,ゲート24、が形成され、他方の主表面にp型高濃度層31,p型高濃度層31に隣接し、薄いp型低濃度層32を形成して、ショットキバリア40を形成しているため、組立て時に、ショットキバリア界面に発生する欠陥の影響が緩和して、高信頼,高速スイッチング性能の絶縁ゲートバイポーラトランジスタを得る。
特許請求の範囲
【請求項1】一対の主表面を有する半導体基体と、該半導体基体の一方の主表面に露出した一方導電型のコレクタドリフト層と、該コレクタドリフト層内にあり一方の主表面に露出した他方導電型のチャネル層と、該チャネル層内にあり一方の主表面に露出した一方導電型のソース層と、該ソース層と前記チャネル層と前記コレクタドリフト層にまたがって一方の主表面上に絶縁膜を介して設けたゲート電極と、前記ソース層と前記チャネル層にオーミック接触する一方の主表面上のソース電極と、前記コレクタドリフト層に接し前記半導体基体の他方の主表面に露出した他方導電型で高いキャリア濃度を有する第1のコレクタ層と、前記コレクタドリフト層に接し前記半導体基体の他方の主表面に露出した他方導電型で前記第1のコレクタ層より薄く低いキャリア濃度有する第2のコレクタ層と、他方の主表面上にて前記第1のコレクタ層とオーミック接触し前記第2のコレクタ層とショットキバリアを形成するコレクタ電極と、を有することを特徴とする半導体装置。
【請求項2】請求項1において、前記第1及び第2のコレクタ層と前記コレクタドリフト層の間に、コレクタドリフト層より高いキャリア濃度を有する一方導電型のコレクタバッファ層を有することを特徴とする半導体装置。
【請求項3】請求項2において、前記金属は前記低濃度コレクタ層と接触してショットキバリアを形成することを特徴とする絶縁ゲートバイポーラトランジスタ装置。
【請求項4】請求項1,2又は3において、前記コレクタ電極が他方導電型の不純物を含み、該他方導電型の不純物を拡散することで前記第2のコレクタ層を形成したことを特徴とする半導体の製法。
【請求項5】請求項1ないし4のいずれか1項において、前記コレクタ電極がアルミニウムを含み、430から577℃の温度で加熱処理することで前記第2のコレクタ層を形成することを特徴とする半導体の製法。
【請求項6】請求項1ないし5のいずれか1項において、ブラウン管の水平偏向回路に適用したことを特徴とする半導体装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は信号によりオン(導通)およびオフ(非導通)の二つの状態を制御出来る半導体開閉装置、特に、絶縁ゲートバイポーラトランジスタ(IGBT)に関する。
【0002】
【従来の技術】一般に負荷電流を制御信号に応じてオン及びオフすることが出来る半導体開閉装置として、バイポーラトランジスタや絶縁ゲート電界効果トランジスタ(MOSFET)等が知られている。これらの素子はそれぞれ一長一短があり、高電圧,大電流の電力制御では導通時に抵抗損失の少ないバイポーラデバイスが適しており、一方、高周波動作ではスイッチングスピードの速いFETが適している。近年これらバイポーラ素子の低抵抗性と、MOS型素子の高速性を兼ね備えたデバイスとして絶縁ゲート付きバイポーラトランジスタ(絶縁ゲートバイポーラトランジスタ,IGBT)が急速に発展してきた。
【0003】図8は、例えば、特開平3−48462号に示されている従来型IGBTの断面構造を示す。IGBTは、コレクタ層31より小数キャリア(ホール)を注入することによりコレクタドリフト層11を伝導度変調し、導通時の抵抗を低減するのが特徴である。一方、電流遮断時には、注入されたホールの蓄積効果による電流遮断の遅延が問題となる。この改善のため、通常、半導体基体に金などのライフタイムキラーをドープしたり、電子線を照射するなどしてキャリアのライフタイムを短くする他、エミッタショート構造やショットキバリアを通してホールの注入量を制限する方法として、特開平3−6866 号及び特開平3−48462号が提案されている。
【0004】
【発明が解決しようとする課題】前述のようなキャリアライフタイムの短縮方法では、導通時の電圧降下が大きく、温度が上昇するとライフタイムが長くなり、ターンオフ時間が長くなる不具合がある。エミッタショート構造では、p型高濃度コレクタ層からのホールの注入量のコントロールが困難なため、素子の出力特性のバラツキが大きくなる欠点がある。また、ショットキバリアでは、ホールの注入量を制限する効果は大きいが、その界面は極めて敏感であり、通常の半田電極を使うパッケージ組み立ての場合、接着歪等により欠陥が発生しやすく、素子の性能低下、信頼性等に問題がある。それ故、ライフタイムキラーは出来るだけ使用しないか、使用しても出来るだけ少ない方が望ましい。本発明の目的は、ライフタイムキラーのドープ量を最少にして、出力特性の変動が少ない、良好なターンオフ性能を有する高信頼の絶縁ゲートバイポーラトランジスタを提供するにある。
【0005】
【課題を解決するための手段】上記目的を達成する本発明の特徴とするところは、一方導電型のコレクタバッファ層が露出する半導体基体の他方の主表面に、他方導電型高濃度層及びショットキバリアを含む他方導電型低濃度層を交互に隣接して設けたコレクタ層を具備することにより導通時には高濃度コレクタ層からのホールの注入を促し、低濃度コレクタ層でショットキバリア界面の欠陥による性能低下を防止し、ショットキバリアでホールの注入を制限する。一方、遮断時には、コレクタドリフト層中に注入されたホールを障壁高さの低いショットキバリアに生ずるループ電流によって急速に消滅させる点及びショットキバリア下に薄いp型導電層を形成して、ショットキバリア界面に発生する欠陥の影響を緩和した点にある。
【0006】本発明の絶縁ゲートバイポーラトランジスタの特徴とするところを具体的に言えば、一方導電型のコレクタバッファ層が露出する半導体基体の他方の主表面に設けるコレクタ層は、他方導電型の高不純物濃度層及び低不純物濃度層が互いに隣接しており、前記コレクタ層に被着する電極は前記高濃度層とはオーミック接触し、前記低濃度層とはショットキバリアを形成する構成になっている。
【0007】また、上記目的を達成する本発明半導体装置の製造方法の特徴とするところは、半導体基体の他方の主表面に、一方導電型のコレクタバッファ層より高不純物濃度を有する他方導電型の高濃度コレクタ層を形成する第一の工程と、他方の主表面において高濃度コレクタ層とその間に露出するコレクタバッファ層上に他方導電型不純物を含む金属層を形成する第二の工程と、前記金属層と高濃度コレクタ層とをオーミック接触させ、金属層から他方導電型不純物をコレクタバッファ層に拡散して高濃度コレクタ層より薄い他方導電型の低濃度コレクタ層との間にショットキバリアを形成するために熱処理する第三の工程を具備する点にある。さらに具体的には、金属層としてアルミニアムを主成分とする材料を使用し、第三の工程における熱処理温度を430℃〜577℃とした点にある。
【0008】
【作用】上記の構成による絶縁ゲートバイポーラトランジスタは、コレクタ側をp型高濃度層及びショットキバリアとその下に薄いp型導電層を形成した複合型であるので、例え、ショットキバリア界面に欠陥が発生しても、その直下に形成した薄いp型導電層によってその影響が緩和され、性能低下が防止でき、信頼性が向上できる。一方、性能面では、高濃度コレクタ層より多量のホールが注入でき、ドリフト層は伝導度変調し、内蔵MOSFETのオン抵抗が低減できる。ところで、電位障壁の異なる二つの接合が電気的に接続されると、これらの間にループ電流が生ずることが発明者らの計算機シミュレーションの結果明らかになっている。即ち、ターンオフ時には、コレクタドリフト層中に注入されたホールは高濃度コレクタ層へ、電子は低濃度コレクタ層へ引き込まれて消滅し、早いターンオフ性能が達成されるものである。
【0009】
【実施例】以下、本発明の実施例として示した図面により詳細に説明する。
【0010】図1は本発明の絶縁ゲートバイポーラトランジスタの一実施例で、単位セルの断面を示す。図において10は一方導電型を有し、不純物濃度の低いコレクタドリフト層11及びコレクタドリフト層より高濃度のコレクタバッファ層12を有し、一対の主表面111、及び112を有する半導体基体、21,22,23はそれぞれ一方の主表面111に、隣接層相互間で異なる導電型を有するソース領域,チャネル領域、及びドリフト領域、24はドリフト領域23及びチャネル領域22に設けたゲート電極、25はソース電極21とチャネル領域22に電気的に接触するソース電極、31は、他方の主表面112に露出し、他方導電型を有し、不純物濃度が1×1019cm-3以上の高濃度コレクタ層、32は高濃度コレクタ層31と同導電型で不純物濃度がそれより低く、コレクタバッファ層12よりは濃度の高い低濃度コレクタ層、33は、高濃度コレクタ層31にオーミックに接触し、低濃度コレクタ層32と接触しショットキバリアを形成するコレクタ電極を示す。ショットキ接合直下に形成した低濃度コレクタ層32は、例え、接着歪等が原因でショットキ接合が破壊するようなことがあっても、その影響が緩和でき、安定した特性が得られる。
【0011】以下本実施例の製造方法を詳細に説明する。まず、n型導電性を有し、不純物濃度の低いコレクタドリフト層11を有する半導体基体の他方の主表面よりn型不純物、例えばリンを導入し高濃度のコレクタバッファ層12を形成し、一対の主表面111,112を有する半導体基体10を形成する(図2)。次に、コレクタバッファ層12の表面に一定の間隔でp型不純物を導入し高濃度コレクタ層31を形成する(図3)。次に、半導体基体の一方の主表面111にp型チャネル領域22,22′、チャネル領域22,22′の内側にn型ソース領域21,21′を形成する(図4)。ドリフト領域23及びチャネル領域22上にシリコン酸化膜241を介して多結晶シリコンゲート電極24を形成し、絶縁膜を被着後、ソース領域21,p+ チャネル層22のコンタクト部分を開口し、ソース電極25を形成し、所謂2重拡散型MOSFETのソース,ゲート部分を形成する(図5)。高濃度コレクタ層31,コレクタバッファ層12が露出する他方の主表面112に、シリコンを含有するアルミニウムを例えばスパッタ法などにより被着し、430〜577℃の範囲で熱処理する。そうすることによって、高濃度コレクタ層31とはオーミック接触し、コレクタバッファ層12にアルミニウムが拡散し、100nm程度と極めて薄いp型導電層すなわち低濃度コレクタ層32が形成され、その界面にショットキバリア40が形成されると同時にコレクタ電極33を形成する。
【0012】かかる構成によれば、コレクタ電極33にp型導電型の金属を被着し、熱処理を施すことによって、ショットキバリア下に薄いp層を形成するので製造方法が容易である。また、組立て時の特性劣化が防止でき、高信頼性の絶縁ゲートバイポーラトランジスタが得られる。
【0013】図7は本発明を横方向に電流を流す横型素子に適用した例を示す。各層21,22,31,12,32が半導体基体の上面に露出している。本発明により、組立て時の特性劣化を防止できるとともに、集積回路の中の1素子として用いる場合、ほかの素子のライフタイムを極端に短縮することなく、本発明のIGBTを高速化できる。
【0014】図9はテレビジョンの水平偏向の試験回路を示す。以下動作を説明する。まず、電源VcによりLを通してIGBTに一定の電圧が印加される。ゲートVGにゲート信号電圧を加え、IGBTをターンオフさせるとコイルLに直線的に増加する電流IFが流れる。電流が所定値に達したところで、ゲート電圧を0VにしてIGBTをオフするとコイルLに流れている電流はそのまま流れ続けようとするので、コンデンサC1に転流してコンデンサC1が充電され端子電圧が上昇する。コンデンサC1の端子電圧が最大値に達した後、C1が放電を開始し始めると、コイルLにはこれまでと反対向きに電流が流れる。C1が放電し終わると、C1の端子間電圧は0Vとなるが、偏向コイルLの電流は流れ続けるようにするので、ダンパーダイオードDに転流する。この間、IGBTの電流Icは図10に示すように、図10は前図に示す回路におけるIGBTのスイッチング動作時の電圧,電流波形を示す。電流はIGBTがオフ下直後に急激に減少するが、その後、緩やかに減少する(テール電流)波形を示す。このようなテール電流が残った状態でコレクタ−エミッタ間の電圧が上昇すると、IGBT内部に電力損失が発生する。本発明で示したIGBTはこのようなテール電流が極めて小さく、したがって、テール電流が損失のほとんどを占める電圧共振回路、特に高精細ディスプレイやテレビジョンの水平偏向回路におけるIGBTの低損失化に有効である。
【0015】
【発明の効果】本発明によれば、エミッタショート型としてショットキバリア下に薄い低濃度コレクタ層を設けた構成になっているため、ショットキバリア界面に発生する欠陥の影響が防止でき、ターンオフ性能の向上、高信頼化が実現できる。
【0016】以上の本発明の絶縁ゲートバイポーラトランジスタは電圧制御型の高速、大電流デバイスであるのでマルチスキャン方式の高精細ディスプレイやテレビジョンの水平偏向出力回路における低損失化に有効である。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013