米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 半導体集積回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−53810
公開日 平成6年(1994)2月25日
出願番号 特願平4−202137
出願日 平成4年(1992)7月29日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 斎藤 賢一
要約 目的
本発明の目的は、レジューム中の半導体集積回路の消費電力を低減し、半導体集積回路を用いた情報処理機器全体の消費電力をも低減することにある。

構成
入力バッファまたは出力バッファのプルアップ抵抗またはプルダウン抵抗を、外部端子からの情報または前記半導体集積回路のレジスタなど情報を保持する回路の情報により、前記プルアップ抵抗からプルダウン抵抗に、またはプルダウン抵抗からプルアップ抵抗に変更する
特許請求の範囲
【請求項1】複数の回路を1チップ化した半導体集積回路において、前記半導体集積回路の入力バッファまたは出力バッファのプルアップ抵抗またはプルダウン抵抗を、外部端子からの情報により、前記プルアップ抵抗からプルダウン抵抗に、またはプルダウン抵抗からプルアップ抵抗に変更できることを特徴とする半導体集積回路。
【請求項2】複数の回路を1チップ化した半導体集積回路において、前記半導体集積回路の入力バッファまたは出力バッファのプルアップ抵抗またはプルダウン抵抗を、前記半導体集積回路のレジスタなど情報を保持する回路の情報により、前記プルアップ抵抗からプルダウン抵抗に、またはプルダウン抵抗からプルアップ抵抗に変更できることを特徴とする半導体集積回路。
発明の詳細な説明
【0001】
【産業上の利用分野】複数のデジタル回路やアナログ回路を1チップ化した半導体集積回路の入力バッファや出力バッファのプルアップ抵抗、プルダウン抵抗に係り、前記半導体集積回路の外部端子からの情報や半導体集積回路内部のレジスタなど情報を保持する回路の情報により、前記プルアップ抵抗からプルダウン抵抗に、またはプルダウン抵抗からプルアップ抵抗に変更して、前記半導体集積回路の省電力を達成する半導体集積回路に関する。
【0002】
【従来の技術】従来技術の半導体集積回路は、例えばプルアップ抵抗またはプルダウン抵抗のどちらか一方を有する入力バッファしか無かった。
【0003】
【発明が解決しようとする課題】従来技術の半導体集積回路を用いた情報処理機器をレジューム状態(不要回路の電源を切り節電を行い、CPUのレジスタの状態やメモリの内容などのプログラム実行途中の情報を保持する状態)にすると、図4のように半導体集積回路110の外部に無駄な電流が流れ出てしまう。なぜならば、半導体集積回路100が通電されておらず、半導体集積回路110がバックアップ情報を保持するため、通電しているときには、半導体集積回路100が接地状態(以下GND)となり、半導体集積回路110との間に電位差が生じるため、半導体集積回路110のプルアップ抵抗112から外部に電流が流れる。そのため、前記半導体集積回路110の消費電力が多くなってしまうという問題があった。
【0004】本発明の目的は、前記半導体集積回路の消費電力を低減し、また、前記半導体集積回路を用いた情報処理機器全体の消費電力をも低減することにある。
【0005】
【課題を解決するための手段】上記目的は、複数の回路を1チップ化した半導体集積回路において、前記半導体集積回路の入力バッファまたは出力バッファのプルアップ抵抗またはプルダウン抵抗を、外部端子からの情報により、前記プルアップ抵抗からプルダウン抵抗に、またはプルダウン抵抗からプルアップ抵抗に変更することにより達成できる。
【0006】また、上記目的は複数の回路を1チップ化した半導体集積回路において、前記半導体集積回路の入力バッファまたは出力バッファのプルアップ抵抗またはプルダウン抵抗を、前記半導体集積回路のレジスタなど情報を保持する回路の情報により、前記プルアップ抵抗からプルダウン抵抗に、またはプルダウン抵抗からプルアップ抵抗に変更することにより達成できる。
【0007】
【作用】本発明では、複数の回路を1チップ化した半導体集積回路において、入力バッファまたは出力バッファのプルアップ抵抗またはプルダウン抵抗を、外部端子からの情報または前記半導体集積回路のレジスタなど情報を保持する回路の情報により、前記プルアップ抵抗からプルダウン抵抗に、またはプルダウン抵抗からプルアップ抵抗に変更することができる。そのため、本発明の半導体集積回路を用いた情報処理機器をレジューム状態にしても、プルアップ抵抗からプルダウン抵抗に変更できるため、図4のように半導体集積回路110から半導体集積回路100のGNDに無駄な電流が流れ出ることはない。これにより、本発明の半導体集積回路は、従来技術の半導体集積回路に比べ、消費電力を低減することが出来る。
【0008】
【実施例】本発明の一実施例を図1,図2により説明する。1は本発明を用いたCMOS型の半導体集積回路である。2は電源電圧Vccであり、本発明では電圧を5ボルトとしている。3は入力バッファ7への入力信号INである。4はGNDである。5は入力バッファ7のプルアップ抵抗61またはプルダウン抵抗62を切り換える制御信号である。61はプルアップ抵抗であり、PMOSデバイスで構成する。62はプルダウン抵抗であり、NMOSデバイスで構成する。また、図2は、図1をゲートレベルの等価回路で表現した図であり、プルアップ抵抗からプルダウン抵抗に、またはプルダウン抵抗からプルアップ抵抗に切り換え動作を説明する。
【0009】次に本実施例の動作について説明する。従来技術の半導体集積回路を用いた情報処理機器をレジューム状態にすると、通電されない半導体集積回路に接続している入力信号3がGNDレベルとなる。そのため、入力バッファ7がプルアップ抵抗61付のバッファであれば、そのプルアップ抵抗61から半導体集積回路1の外部に無駄な電流が流れ出てしまう。本発明では、半導体集積回路1において、制御信号5により、レジューム時は図2のようにプルアップ抵抗61からプルダウン抵抗62に変更できる。すなわち、レジューム中は制御信号5をハイレベル(5ボルト)にして、プルアップ抵抗61のPMOSのゲートをOFF(非導通)し、プルダウン抵抗62のNMOSのゲートをON(導通)させ、入力信号3をGNDレベルにできるので、半導体集積回路1の外部に無駄な電流(5ボルト/プルアップ抵抗61の抵抗値)が流れ出ることはない。また、通常動作時でも、制御信号5によりプルアップ抵抗61または、プルダウン抵抗62に随時変更可能である。
【0010】また、図3のように図1の制御信号5のかわりに、半導体集積回路1内部のレジスタ8の情報を保持する回路の情報の制御信号81を用いても、入力バッファ7の抵抗をプルアップ抵抗61または、プルダウン抵抗62に随時変更可能である。
【0011】このように、本発明の半導体集積回路は、従来技術の半導体集積回路に比べ、消費電力を低減することが出来る。また、本発明の半導体集積回路を用いた情報処理機器全体の消費電力をも低減することが出来る。
【0012】
【発明の効果】以上説明したように、本発明の半導体集積回路は、従来技術の半導体集積回路に比べ、消費電力を低減することが出来る。また、本発明の半導体集積回路を用いた情報処理機器全体の消費電力をも低減することが出来る。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013