米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 薄膜トランジスタ及びそれを用いた液晶表示装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−37318
公開日 平成6年(1994)2月10日
出願番号 特願平4−188126
出願日 平成4年(1992)7月15日
代理人 【弁理士】
【氏名又は名称】鵜沼 辰之
発明者 高畠 勝 / 津村 誠 / 長江 慶治 / 折付 良二
要約 目的
アクティブマトリクス液晶表示装置用として、従来より層数の少ない、従って製作工程でのマスク枚数の少ない低コストのTFTを提供する。

構成
本発明のTFTは、そのチャネル層を真性半導体膜4から、またソ−ス/ドレイン電極5をV族の金属(Nb、Sb、Ta等)から構成し、そのソ−ス/ドレイン電極5とチャネル層の真性半導体膜4とを直接接触させ、ソ−ス/ドレイン電極5の形成後に熱アニ−ルを行うことにより真性半導体膜4とソ−ス/ドレイン電極5との界面に生成された極薄の外因性半導体層を有する。
特許請求の範囲
【請求項1】 電界効果型の薄膜トランジスタにおいて、薄膜トランジスタのチャネル層は真性半導体膜からなり、ソ−ス/ドレイン電極は元素周期表のV族の金属からなり、真性半導体膜とソ−ス/ドレイン電極とが直接接触していることを特徴とする薄膜トランジスタ。
【請求項2】 前記V族の金属としてNb、Sb、Taが代表することを特徴とする請求項1記載の薄膜トランジスタ。
【請求項3】 前記真性半導体膜は前記ソ−ス/ドレイン電極との界面に熱アニ−ルにより生成された外因性半導体層を有することを特徴とする請求項1または2に記載の薄膜トランジスタ。
【請求項4】 前記真性半導体膜は0.1μm以下であることを特徴とする請求項1,2または3に記載の薄膜トランジスタ。
【請求項5】 電界効果型の薄膜トランジスタにおいて、薄膜トランジスタのチャネル層は真性半導体膜からなり、ソ−ス/ドレイン電極は元素周期表のIV族の金属からなり、真性半導体膜とソ−ス/ドレイン電極とが直接接触していることを特徴とする薄膜トランジスタ。
【請求項6】 前記IV族の金属としてTiが代表することを特徴とする請求項3記載の薄膜トランジスタ。
【請求項7】 前記真性半導体膜と前記ソ−ス/ドレイン電極との界面に熱アニ−ルにより生成されたオーミック層を有することを特徴とする請求項4または5に記載の薄膜トランジスタ。
【請求項8】 前記真性半導体膜は0.1μm以下であることを特徴とする請求項5,6または7に記載の薄膜トランジスタ。
【請求項9】 電界効果型の薄膜トランジスタにおいて、薄膜トランジスタのチャネル層は真性半導体膜からなり、ソ−ス/ドレイン電極はV族の金属からなる層と低抵抗金属からなる層の積層であり、真性半導体膜とV族の金属からなる層とは直接接触していることを特徴とする薄膜トランジスタ。
【請求項10】 前記V族の金属としてNb、Sb、Taが代表することを特徴とする請求項9記載の薄膜トランジスタ。
【請求項11】 前記真性半導体膜は前記V族の金属からなる層との界面に熱アニ−ルにより生成された外因性半導体層を有することを特徴とする請求項9または10に記載の薄膜トランジスタ。
【請求項12】 前記真性半導体膜は0.1μm以下であることを特徴とする請求項9,10または11に記載の薄膜トランジスタ。
【請求項13】 請求項1ないし12のいずれかに記載の薄膜トランジスタを画素トランジスタとして備えたことを特徴とするアクティブマトリクス型の液晶表示装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、アクティブマトリクス液晶表示装置の低コスト化を図るに好適な薄膜トランジスタ及びそれを用いた液晶表示装置に関するものである。
【0002】
【従来の技術】従来、アクティブマトリクス液晶表示装置に用いる薄膜トランジスタ(以下、TFTと略す)のデバイス構造としては、例えば、日経エレクトロニクス、日経マイクロデバイス編『フラットパネル・ディスプレイ ′91』に記されているように、真性半導体膜とソ−ス/ドレイン電極間に外因性半導体膜を挿入していた。図12は従来のTFTのデバイス構造であり、このデバイスはガラス基板11上に順次Crからなるゲ−ト電極12、SiNからなるゲ−ト絶縁膜13、チャネル層の真性半導体膜14、SiNからなるチャネル保護膜15、n+の外因性半導体膜16、Crからなるソ−ス/ドレイン電極17を形成して構成されている。
【0003】このTFTの動作としては、ゲート電極12に正の電圧が印加されると、ゲート電極12直上のゲート絶縁膜13と真性半導体体14との界面でその真性半導体14に負極性の電子が誘起され、この電子(キャリア)がソース/ドレイン電極17の電界に沿って移動する。ここで外因性半導体16が真性半導体14とソ−ス/ドレイン電極17との間に挿入されていると、ソ−ス/ドレイン電極17からの電子の注入はスムースにいくので、電気的には寄生抵抗に少ないTFTになる。したがって、TFTのオン電流は増大する。現在、一般的に用いられている非晶質シリコンTFTの電流駆動能力は小さいので、外因性半導体16を省くことができない。また、このTFTの真性半導体膜4の膜厚は、通常0.1μm以下である。TFTにおいては、真性半導体膜厚が極薄になると、TFTのオン電流は増大し、オフ電流は低減される。
【0004】
【発明が解決しようとする課題】上記した従来技術は、次のような問題点を有していた。すなわち、上記従来技術のTFTのデバイス構造では、チャネル層となる真性半導体膜とソ−ス/ドレイン電極間に外因性半導体膜を挿入しているため、外因性半導体膜のパタ−ニングの際にチャネル層の真性半導体膜がエッチンチングされないようチャネル保護膜が追加される。このことにより、マスク枚数が増加し、かつ、TFTの層数が増加するので、アクティブマトリクス液晶表示装置のコストが増加する。
【0005】本発明の目的は、以上に述べた問題点を解決し、アクティブマトリクス液晶表示装置に適し、層数が少なくしたがって工程数を低減できるTFTを提供することである。
【0006】また本発明の別の目的は、そのTFTを用いた低コストのアクティブマトリクス液晶表示装置を提供することである。
【0007】
【課題を解決するための手段】上記目的を達成するために、本発明の第1の薄膜トランジスタは、電界効果型の薄膜トランジスタであって、そのチャネル層は真性半導体膜からなり、ソ−ス/ドレイン電極は元素周期表のV族の金属からなり、真性半導体膜とソ−ス/ドレイン電極とが直接接触していることを特徴とする。
【0008】そしてV族の金属としてNb、Sb、Taが代表的なものである。またこの第1の薄膜トランジスタにおいて、真性半導体膜がソ−ス/ドレイン電極との界面に熱アニ−ルにより生成された外因性半導体層を有するもので、真性半導体膜の膜厚は0.1μm以下であることが好ましい。
【0009】また、本発明の第2の薄膜トランジスタは、電界効果型の薄膜トランジスタであって、薄膜トランジスタのチャネル層は真性半導体膜からなり、ソ−ス/ドレイン電極は元素周期表のIV族の金属からなり、真性半導体膜とソ−ス/ドレイン電極とが直接接触していることを特徴とする。
【0010】そしてIV族の金属としてTiが代表的なものである。この薄膜トランジスタは、真性半導体膜とソ−ス/ドレイン電極との界面に熱アニ−ルにより生成されたオーミック層を有するもので、真性半導体膜の膜厚は0.1μm以下であることが好ましい。
【0011】さらに、本発明の第3の薄膜トランジスタは、電界効果型の薄膜トランジスタであって、薄膜トランジスタのチャネル層は真性半導体膜からなり、ソ−ス/ドレイン電極はV族の金属からなる層と低抵抗金属からなる層の積層であり、真性半導体膜とV族の金属からなる層とは直接接触していることを特徴とする。
【0012】そしてV族の金属としてNb、Sb、Taが代表的なものである。この第3の薄膜トランジスタにおいて、真性半導体膜はV族の金属からなる層との界面に熱アニ−ルにより生成された外因性半導体層を有するもので、真性半導体膜は0.1μm以下であることが好ましい。
【0013】本発明の別の目的は、上記第1ないし第3の薄膜トランジスタを画素トランジスタとして備えたアクティブマトリクス型の液晶表示装置により、達成される。
【0014】
【作用】本発明の薄膜半導体のデバイス構造では、外因性半導体膜を用いないので、チャネル保護膜を挿入せず、そのエッチングがなく、そのため真性半導体膜厚を極薄にして性能を向上でき、またチャネル保護膜及び外因性半導体膜の製造工程に必要なマスク枚数は低減され、かつ薄膜半導体の層数が減少するので、本発明の薄膜半導体を用いたアクティブマトリクス液晶表示装置のコストが低減できる。
【0015】また、本発明の第1及び第3の薄膜トランジスタは、ソ−ス/ドレイン電極にはV族の金属(Nb、Sb、Ta等)を用いているので、ソ−ス/ドレイン電極パタ−ニング後に熱アニ−ルを行うことにより、真性半導体膜にはソ−ス/ドレイン電極との界面に極薄の外因性半導体層が形成され、本発明の薄膜トランジスタの電気的特性は従来のそれと同等である。さらに本発明の第2の薄膜トランジスタは、ソ−ス/ドレイン電極にはIV族の金属(例えばTi)を用いているので、ソ−ス/ドレイン電極パタ−ニング後に熱アニ−ルを行うことにより、真性半導体膜とソ−ス/ドレイン電極との界面にオーミック層が形成され、この薄膜トランジスタの電気的特性は従来のそれと同等である。
【0016】
【実施例】以下に図面を参照して本発明を詳細に説明する。図1は本発明の第1実施例のTFTのデバイス構造である。このデバイスは、ガラス基板1上に順次、Crからなるゲ−ト電極2、SiNからなるゲ−ト絶縁膜3、チャネル層なる真性半導体膜4、Taからなるソ−ス/ドレイン電極5を形成して構成されている。このTFTのデバイス構造では、チャネル部に外因性半導体膜を用いないのでチャネル保護膜を挿入せず、そのためにエッチングの必要がないので、真性半導体膜4の膜厚を極薄にできる。
【0017】したがって、マスク枚数は低減され、かつ、TFTの層数が減少するので、本実施例のTFTを用いることによりアクティブマトリクス液晶表示装置のコストが低減できる。また、ソ−ス/ドレイン電極5にはV族の金属を用いているのでソ−ス/ドレイン電極5のパタ−ニング後、熱アニ−ルを行えば真性半導体膜4とソ−ス/ドレイン電極5との界面に極薄の外因性半導体層が形成される。したがって、本発明のTFTの電気的特性は従来のそれと同等である。なお、本実施例のTFTのソ−ス/ドレイン電極5としては、Nb、Sb等の他のV族の金属でも同様な効果が得られる。
【0018】図2は本発明の第2実施例のTFTのデバイス構造である。このデバイスは、ガラス基板1上に順次、Crからなるゲ−ト電極2、SiNからなるゲ−ト絶縁膜3、チャネル部なる真性半導体膜4、Taからなる一層目のソ−ス/ドレイン電極5a、Alからなる二層目のソ−ス/ドレイン電極5bを形成して構成されている。本実施例のTFTのデバイス構造では、外因性半導体膜を用いないので、チャネル保護膜を挿入せず、真性半導体膜4の膜厚を極薄にできる。
【0019】したがって、マスク枚数は低減され、アクティブマトリクス液晶表示装置のコストが低減できる。また、真性半導体膜4と直接接触する一層目のソ−ス/ドレイン電極5aにはV族の金属を用いているので、ソ−ス/ドレイン電極5(5aと5b)のパタ−ニング後、熱アニ−ルを行えば真性半導体膜4とソ−ス/ドレイン電極5aとの界面に極薄の外因性半導体層が形成される。したがって、本発明のTFTの電気的特性は従来のそれと同等である。さらに、二層目のソ−ス/ドレイン電極5bには低抵抗のAlを用いているので、二層目のソ−ス/ドレイン電極5bから延びる引き出し線のトータル抵抗が低くなり、本実施例のTFTは大面積のアクティブマトリクス液晶表示装置に有利である。なお、本実施例のTFTの一層目のソ−ス/ドレイン電極5aとしては、Nb、Sb等の他のV族の金属でも同様な効果が得られる。
【0020】図3は本発明の第3実施例のTFTのデバイス構造である。このデバイスは、ガラス基板1上に順次形成された、Crからなるゲ−ト電極2、SiNからなるゲ−ト絶縁膜3、チャネル部である真性半導体膜4、Tiからなるソ−ス/ドレイン電極5から構成されている。本実施例のTFTのデバイス構造では、外因性半導体膜を用いないので、チャネル保護膜を挿入せず、その保護膜のエッチングが必要なく、真性半導体膜厚を極薄にできる。したがって、マスク枚数は低減され、かつ、TFTの層数が減少するので、本実施例のTFTを用いれば、アクティブマトリクス液晶表示装置のコストが低減できる。また、ソ−ス/ドレイン電極5にはIV族の金属を用いているので、ソ−ス/ドレイン電極5のパタ−ニング後、熱アニ−ルを行えば、真性半導体膜4とソ−ス/ドレイン電極5との界面にはオ−ミック層が形成される。これはチャネル部4とソ−ス/ドレイン部5が同じIV族である理由による。したがって、本発明のTFTの電気的特性は従来のそれと同等である。なお、本実施例のTFTのソ−ス/ドレイン電極としては、他のIV族の金属でも同様な効果が得られる。
【0021】次に図4〜図11を参照して、本発明のTFTをアクティブマトリクス液晶ディスプレイに適用した場合の製作手順を説明する。
【0022】まず、ガラス基板1上に順次ITO(Indium Tin Oxide)Ti及びAl−Si−TiをスパッタリングしてそれぞれITO膜2a、Ti膜2bびAl−Si−Ti膜2cを成膜し、パタ−ニングしてTFT部、表示部、蓄積容量部となる位置にそれぞれ島を形成する(図4参照)。次に、SiNからなるゲート絶縁膜3及び真性半導体膜4を連続して堆積する(図5参照)。その後、レジストを塗布しホトリソグラフィ工程を用いて、SiNからなるゲート絶縁膜3、Al−Si−Ti膜2c、Ti膜2bをパタ−ニングし、この工程で表示部のITO膜2aを露出させ、この膜を画素電極6とする(図6参照)。次に、Taをスパッタリングしパタ−ニングし、TFT部及び蓄積容量部にソ−ス/ドレイン部5を形成する(図7参照)。その後、熱アニールすることにより、真性半導体膜4においてTaからなるソ−ス/ドレイン部5との界面に保護膜7(PAS膜)を堆積し、その後、レジストを塗布しホトリソグラフィ工程を用いて、保護膜7をパタ−ニングする(図8参照)。
【0023】図9は、上記の工程で製作した薄膜半導体装置を、ガラス基板にITO膜、カラーフィルタ、配向膜を形成した基板と対向させ、それらの間に液晶封入を行って製作したアクティブマトリクス液晶表示ディスプレイを示す。
【0024】以上のように、本発明のTFTを用いるとTFT基板は4枚マスクで形成できる。したがって、アクティブマトリクス液晶表示装置のコストが低減できる。
【0025】図10、図11は本発明のTFTをアクティブマトリクス液晶ディスプレイに適用した場合の接続端子部の構造で、図10はゲート電極の接続端子部の構造を示し、また図11はソース/ドレイン電極の接続端子部の構造を示す。図10、図11に示すようにそれぞれ接続端子部にはITOのみが露出しているので信頼性は高い。
【0026】
【発明の効果】以上の説明から明らかなように、本発明によれば、薄膜トランジスタにおいて、ソ−ス/ドレイン電極をV族の金属(Nb、Sb、Ta等)、あるいはIV族の金属(例えばTi)から構成し、そのソ−ス/ドレイン電極と真性半導体膜とを直接接触させ、ソ−ス/ドレイン電極パタ−ニング後、熱アニ−ルを行うことにより、ソ−ス/ドレイン電極がV族の金属からなる場合は真性半導体膜とソ−ス/ドレイン電極との界面に極薄の外因性半導体層が生成されるため、その薄膜トランジスタの電気的特性は従来のそれと同等となり、あるいはソ−ス/ドレイン電極がIV族の金属からなる場合には真性半導体膜とソ−ス/ドレイン電極との界面にオ−ミック層が生成されて、その薄膜トランジスタの電気的特性は従来のそれと同等となり、したがって従来よりマスク枚数は低減され、かつTFTの層数が減少し、アクティブマトリクス液晶表示装置のコストが低減できる効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013